特許

J-GLOBAL ID：200903062456583793

セラミック基板及びその製造方法

発明者： 藤見 浩之
出願人/特許権者： 日本電気エンジニアリング株式会社
代理人 (1件)： 中井 潤
公報種別：公開公報
出願番号（国際出願番号）：特願平11-250718
公開番号（公開出願番号）：特開2001-077498
出願日： 1999年09月03日
公開日（公表日）： 2001年03月23日
要約：

【要約】【課題】 パッケージの内部からの電磁波の影響を押さえることができ、パターン設計の自由度が大きく、セラミック基板部の亀裂の発生を押さえ、金属型スリーブ及び中心導体の接続信頼性を高め、製造コストを減少させ、製造期間の短いセラミック基板を提供する。【解決手段】 セラミック基板100の信号線3と外部リードとを接続するため、または配線パターンを形成した層間での電気的接続を行うための伝送ラインとしてのビア1と、ビア1の周囲にビア1と同軸に配置されるとともに、セラミック基板100の各層間において切り欠き部9を有するグランド導体2を備える。ビア1を収容するスルーホールとグランド導体2を収容するスルーホールを同一の金型を使用して一括してセラミック基板部4に穿設することが好適である。

請求項（抜粋）：

セラミック基板の信号線と外部リードとを接続するため、または配線パターンを形成した層間での電気的接続を行うための伝送ラインとしてのビアと、該ビアの周囲に該ビアと同軸に配置されるとともに、前記セラミック基板の各層間において切り欠き部を有するグランド導体を備えることを特徴とするセラミック基板。

IPC (3件)：

H05K 1/11 ,  H05K 3/00 ,  H05K 3/40

FI (3件)：

H05K 1/11 N ,  H05K 3/00 K ,  H05K 3/40 K

Fターム (14件)：

5E317AA24 ,  5E317AA26 ,  5E317BB04 ,  5E317BB12 ,  5E317BB13 ,  5E317BB14 ,  5E317CC22 ,  5E317CC25 ,  5E317CC31 ,  5E317CD21 ,  5E317CD27 ,  5E317CD32 ,  5E317GG11 ,  5E317GG17