半導体記憶装置

発明者：
出願人/特許権者：
代理人 (1件)：大日方富雄
公報種別：公開公報
出願番号（国際出願番号）：特願平4-320162
公開番号（公開出願番号）：特開平6-168588
出願日： 1992年11月30日
公開日（公表日）： 1994年06月14日
要約：

【要約】【目的】作動モードが通常動作モードとロウパワーモードとに切り替わる半導体記憶装置において、そのリフレッシュ動作の態様を該作動モードに応じて変更し、低消費電力化を図る。【構成】 DRAM10は、複数個のメモリマット101〜164が2以上のメモリマット群10A〜10Dに分けられ、各メモリマット群毎にマット活性化用のYデコーダ(周辺回路)10a〜10dが設けられる。マットセレクト機構1は、DRAMが通常動作モードと、ロウパワーモードの何れかで動作しているかを検知するモード検出回路18を具え、該回路18からの信号に応じて、第1,第2のプリデコーダ13,14からマットセレクト信号発生部15に供給される信号を切り換える。これにより通常動作モードでは1のメモリマット群に含まれるメモリマットから、ロウパワーモードでは互いに異なる2以上のメモリマット群から各々複数のメモリマットが選択され、リフレッシュ動作が行なわれる。

請求項（抜粋）：

複数のメモリセルがマトリックス状に配設されてなる複数個のメモリマットが、2以上のメモリマット群に分けられて配置され、各メモリマット群毎に当該メモリマットの活性化用の周辺回路が設けられ、メモリの動作モードがデータの読込み/書込みが可能な第1の動作モードと読込み/書込みが行われない第2の動作モードの何れかで動作するようにされた半導体記憶装置において、前記第1の動作モードでは特定の1のメモリマット群に含まれるメモリマットから所定のメモリマットを選択し、前記第2の動作モードでは互いに異なる2以上のメモリマット群から各々1又は2以上のメモリマットを選択するメモリマット選択手段を具え、該選択手段によって選択されたメモリマットのメモリセルに対して記憶再生動作を行なうようにこう構成されてなる半導体記憶装置。

前のページに戻る