特許

J-GLOBAL ID：200903062513072784

半導体パッケージ

発明者： 河村 卓
出願人/特許権者： 株式会社住友金属エレクトロデバイス
代理人 (1件)： 深見 久郎 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-121608
公開番号（公開出願番号）：特開2000-315747
出願日： 1999年04月28日
公開日（公表日）： 2000年11月14日
要約：

【要約】【課題】 放熱特性を向上させることにより、半導体チップの発熱による影響を軽減し、より信頼性の高い半導体パッケージを提供する。【解決手段】 半導体パッケージ10は、パターニングされた上側の導体層103および下側の導体層105、これらの導体層103および105の同電位である必要なパターン(トレース)同士を接続するためのビア115、これらの導体層103および105の表面に塗布されたソルダーレジスト101、樹脂層109、この樹脂層109の間にありグランド電位に保たれている導体層107、PCB13上のパターニングされた導体層125と接着させるためのはんだボール111、ICチップ117からの発熱を拡散させるための放熱板121、および、放熱板121をPCB13上の導体層125に接着させるためのろう剤123で構成されている。

請求項（抜粋）：

2層以上の導体層を有する半導体パッケージであって、前記導体層のうち、プリントサーキッドボードに接着される第1の導体層以外の導体層である第2の導体層の一方の面に設けられた、半導体チップと接触可能な露出部と、前記第2の導体層の他方の面のうち少なくとも前記露出部に対向する部分を底面とするキャビティを有する第1の層と、前記底面に接合された放熱部とを備えた、半導体パッケージ。

IPC (2件)：

H01L 23/12 ,  H01L 23/36

FI (2件)：

H01L 23/12 J ,  H01L 23/36 D

Fターム (5件)：

5F036AA01 ,  5F036BB05 ,  5F036BB08 ,  5F036BB21 ,  5F036BC33