特許
J-GLOBAL ID：200903062521678349
3トランジスタ型ダイナミックRAMメモリセル
発明者：
,
,
,
,
出願人/特許権者：
,
代理人 (1件)：
三好 秀和 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-168895
公開番号（公開出願番号）：特開平11-017025
出願日： 1997年06月25日
公開日（公表日）： 1999年01月22日
要約：
【要約】【課題】 電流駆動能力及びキャパシタの容量値の低下を招くことなく、高集積化を実現することができる3トランジスタ型DRAMメモリセルを提供する。【解決手段】 第1のワード線の電位をゲートに入力する第1のMOSトランジスタと、第2のワード線の電位をゲートに入力する第2のMOSトランジスタと、前記第1のMOSトランジスタを介して第1のデータ線とゲートが接続されると共に、第2のデータ線と接地電位との間に前記第2のMOSトランジスタと直列接続される第3のMOSトランジスタとを有する3トランジスタ型DRAMメモリセルにおいて、前記第3のMOSトランジスタのチャネル長をそのゲート領域の幅よりも短くなるように構成する。
請求項（抜粋）：
第1のワード線の電位をゲートに入力する第1のMOSトランジスタと、第2のワード線の電位をゲートに入力する第2のMOSトランジスタと、前記第1のMOSトランジスタを介して第1のデータ線とゲートが接続されると共に、第2のデータ線と接地電位との間で前記第2のMOSトランジスタと直列接続される第3のMOSトランジスタとを有する3トランジスタ型DRAMメモリセルにおいて、前記第3のMOSトランジスタのチャネル長が、該第3のMOSトランジスタのゲートとトランジスタ領域との重なり部分(以下、ゲート領域と呼ぶ)の幅よりも短くなるように構成されていることを特徴とする3トランジスタ型DRAMメモリセル。
IPC (2件)：
H01L 21/8242
, H01L 27/108
