記憶装置および記憶方法

発明者： , , ,
出願人/特許権者：
代理人 (1件)：稲本義雄
公報種別：公開公報
出願番号（国際出願番号）：特願平10-285307
公開番号（公開出願番号）：特開2000-115682
出願日： 1998年10月07日
公開日（公表日）： 2000年04月21日
要約：

【要約】【課題】装置の大型化を極力避けて、画像を構成する画素の並べ替えを迅速に行う。【解決手段】列デコーダ3C1乃至3C4において、列アドレスWがデコードされるとともに、ローテーション回路141において、メモリセルアレイ5に書き込む画素の並びがローテーションされ、そのローテーション結果が、列アドレスWのデコード結果にしたがい、メモリセルアレイ5に書き込まれる。そして、列デコーダ103C1乃至103C4において、列アドレスRが、書き込み時における列アドレスWのデコード結果とは異なるデコード結果にデコードされ、そのデコード結果にしたがい、メモリセルアレイ5に記憶された画素が読み出され、その読み出された画素の並びが、ローテーション回路142においてローテーションされて出力される。

請求項（抜粋）：

データを記憶する記憶装置であって、第1および第2のアドレスによって指定される記憶単位を有する記憶手段と、前記第1のアドレスをデコードし、前記記憶手段に供給する第1のデコード手段と、前記第2のアドレスをデコードし、前記記憶手段に供給する第2のデコード手段と、前記記憶手段に書き込むデータをローテーションし、そのローテーション結果を、前記第1および第2のデコード手段によるデコード結果にしたがい、前記記憶手段に書き込む書き込み用ローテーション手段と、前記第2のアドレスをデコードし、前記記憶手段に供給する、前記第2のデコード手段とは異なるデコード結果を出力する第3のデコード手段と、前記第1および第3のデコード手段によるデコード結果にしたがい、前記記憶手段に記憶されたデータを読み出し、そのデータをローテーションして出力する読み出し用ローテーション手段とを備えることを特徴とする記憶装置。

IPC (4件)：

H04N 5/907 , G11C 11/41 , G11C 11/401 , H04N 5/92

FI (4件)：

H04N 5/907 B , G11C 11/34 301 D , G11C 11/34 371 H , H04N 5/92 H

Fターム (46件)：

5B015HH03 , 5B015JJ21 , 5B015JJ31 , 5B015KA33 , 5B015KB12 , 5B015KB22 , 5B015KB35 , 5B015KB43 , 5B015KB44 , 5B015KB49 , 5B015KB50 , 5B015KB82 , 5B015KB92 , 5B015MM10 , 5B015NN01 , 5B015PP07 , 5B024AA07 , 5B024AA15 , 5B024BA17 , 5B024BA18 , 5B024BA21 , 5B024BA25 , 5B024BA29 , 5B024CA07 , 5B024CA18 , 5C052AA17 , 5C052GA07 , 5C052GB01 , 5C052GB05 , 5C052GC02 , 5C052GC04 , 5C052GD01 , 5C052GE04 , 5C052GF04 , 5C053FA27 , 5C053FA30 , 5C053GB18 , 5C053GB19 , 5C053KA03 , 5C053KA08 , 5C053KA17 , 5C053KA19 , 5C053KA20 , 5C053KA21 , 5C053KA24 , 5C053LA20

前のページに戻る