特許
J-GLOBAL ID:200903062541932934

駆動回路、及び半導体集積回路

発明者:
出願人/特許権者:
代理人 (1件): 玉村 静世
公報種別:公開公報
出願番号(国際出願番号):特願平7-163019
公開番号(公開出願番号):特開平8-335670
出願日: 1995年06月06日
公開日(公表日): 1996年12月17日
要約:
【要約】【目的】 本発明の目的は、半導体チップ形成後におけるクロックスキュー低減化技術を提供することにある。【構成】 それぞれ負荷を駆動可能な複数のドライバ39〜42と、外部端子43,44から与えられた制御信号に応じて負荷駆動に関与するドライバの組合わせを制御するための制御論理30とを含んで駆動回路22-1を形成する。制御信号SA0,SA1によって、駆動回路22-1の負荷駆動能力の変更が可能とされるので、そのような変更により、クロックスキューに起因するタイミング不良を低減することができる。
請求項(抜粋):
入力されたクロックに呼応して負荷を駆動するための駆動回路において、負荷駆動能力を変更可能なドライブ回路と、外部端子から与えられた制御信号に応じて、上記ドライブ回路の負荷駆動能力を変更するための制御論理とを含むことを特徴とする駆動回路。
IPC (5件):
H01L 27/04 ,  H01L 21/822 ,  G01R 31/28 ,  G06F 1/10 ,  H03K 19/0175
FI (6件):
H01L 27/04 D ,  G01R 31/28 M ,  G06F 1/04 330 Z ,  H01L 27/04 F ,  H03K 19/00 101 F ,  H03K 19/00 101 N

前のページに戻る