特許

J-GLOBAL ID：200903062576079789

半導体集積回路装置

発明者： 小林 修
出願人/特許権者： 富士通株式会社
代理人 (1件)： 石川 泰男
公報種別：公開公報
出願番号（国際出願番号）：特願平3-240039
公開番号（公開出願番号）：特開平5-082740
出願日： 1991年09月19日
公開日（公表日）： 1993年04月02日
要約：

【要約】【目的】 MIS(Metal Insulator Semiconductor )型トランジスタを有する半導体集積回路装置に関し、内部回路を確実に保護し、処理速度を低下させることのない半導体集積回路装置を提供する。【構成】 第1の発明は、MISトランジスタ1のゲート絶縁膜としてSiO2 ゲート絶縁膜よりも高誘電率を有する高誘電率ゲート絶縁膜4を用い、その膜厚をSiO2 でゲート絶縁膜を形成する場合と比較して厚くする。また、第2の発明のMISトランジスタ1に設けるゲート絶縁膜は、前記ゲート絶縁膜材料の誘電率をεx 、その絶縁破壊強度をBVx とし、SiO2 ゲート絶縁膜の誘電率をεSiO2、その絶縁破壊強度をBVSiO2とした場合に、次式、(εx ・BVx )/(εSiO2・BVSiO2)>1を満たす。

請求項（抜粋）：

外部からの信号が供給される入力端子(10)と、前記入力端子(10)に接続され、前記入力端子(10)に印加される過電圧から内部回路(12)を保護する保護回路(11)と、前記保護回路(11)を介して前記入力端子(10)にゲート端子(5、G)が接続されたMISトランジスタ(1)と、を有する半導体集積回路装置であって、前記MISトランジスタ(1)のゲート絶縁膜としてSiO2 ゲート絶縁膜の誘電率よりも高誘電率を有する高誘電率ゲート絶縁膜(4)を用い、前記高誘電率ゲート絶縁膜(4)の膜厚を前記ゲート絶縁膜として前記SiO2 ゲート絶縁膜を設ける場合と比較して厚くしたことを特徴とする半導体集積回路装置。