特許

J-GLOBAL ID：200903062594066325

容量性負荷駆動回路及び容量性負荷駆動回路をもつ表示装置

発明者： 大平 浩史 ,  大沢 通孝
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 作田 康夫
公報種別：公開公報
出願番号（国際出願番号）：特願平11-192589
公開番号（公開出願番号）：特開2001-024491
出願日： 1999年07月07日
公開日（公表日）： 2001年01月26日
要約：

【要約】【課題】容量性負荷に対し、高速・高電圧パルスを供給する駆動回路において、ノイズを低減し、出力パルスの電圧変動を低減する。【解決手段】ダイオードとダンピング手段とを直列に接続したものと、出力素子とを並列に接続することにより、回路の電流供給能力を低下させることなく、出力ラインのインダクタンス成分による出力パルスの電圧変動を低減する。

請求項（抜粋）：

電源と出力端子の間に接続される出力素子と、アノードを該出力端子側に接続し、カソードが該電源側に接続されるダイオードと、波形の振動を防止するダンピング手段とを少なくとも備え、前記ダイオードと前記ダンピング手段とを直列に接続したものと、前記出力素子とを並列に接続したことを特徴とする容量性負荷駆動回路。

IPC (4件)：

H03K 17/16 ,  G09G 3/20 624 ,  G09G 3/28 ,  H03K 17/56

FI (4件)：

H03K 17/16 B ,  G09G 3/20 624 P ,  G09G 3/28 H ,  H03K 17/56 Z

Fターム (33件)：

5C080AA05 ,  5C080BB05 ,  5C080DD09 ,  5C080DD12 ,  5C080EE29 ,  5C080FF12 ,  5C080GG12 ,  5C080HH02 ,  5C080HH05 ,  5C080JJ03 ,  5C080JJ04 ,  5C080JJ05 ,  5C080JJ06 ,  5J055AX22 ,  5J055AX25 ,  5J055AX34 ,  5J055AX39 ,  5J055AX63 ,  5J055BX16 ,  5J055CX12 ,  5J055CX29 ,  5J055DX04 ,  5J055DX08 ,  5J055DX09 ,  5J055DX56 ,  5J055DX84 ,  5J055EY01 ,  5J055EY05 ,  5J055EY12 ,  5J055EY13 ,  5J055EZ00 ,  5J055GX01 ,  5J055GX07