特許
J-GLOBAL ID：200903062601442028
薄膜トランジスタの製造方法、薄膜トランジスタおよび液晶表示装置
発明者：
出願人/特許権者：
代理人 (1件)：
大胡 典夫
公報種別：公開公報
出願番号（国際出願番号）：特願平7-076403
公開番号（公開出願番号）：特開平8-018063
出願日： 1995年03月31日
公開日（公表日）： 1996年01月19日
要約：
【要約】【目的】 良好な特性を有する高品質TFTの製造方法を得ることを目的とする。【構成】 薄膜トランジスタのゲート絶縁層3 および半導体層4 をプラズマCVD法により積層成膜する薄膜トランジスタの製造方法において、ゲート絶縁層上に半導体層を積層成膜する際に、ゲート絶縁層を成膜したのちプラズマ放電を維持したまま放電電極の間隔を変化させ、その後半導体層を成膜するようにした。
請求項（抜粋）：
少なくともゲート絶縁層およびこのゲート絶縁層上に積層成膜された半導体層を有する薄膜トランジスタの上記ゲート絶縁層および半導体層をプラズマCVD法により積層成膜する薄膜トランジスタの製造方法において、上記ゲート絶縁層上に上記半導体層を積層成膜する際に、上記ゲート絶縁層を成膜したのちプラズマ放電を維持したまま放電電極の間隔を変化させ、その後上記半導体層を成膜することを特徴とする薄膜トランジスタの製造方法。
IPC (4件)：
H01L 29/786
, H01L 21/336
, G02F 1/136 500
, H01L 21/205
