特許
J-GLOBAL ID：200903062629164422
ディジタルフィルタ
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-034628
公開番号（公開出願番号）：特開平9-232914
出願日： 1996年02月22日
公開日（公表日）： 1997年09月05日
要約：
【要約】【課題】 ハードウェアで構成されたQPSK変調器に用いられるFIR型ディジタルフィルタの回路規模を削減する。【解決手段】 シフトレジスタ101の中心に対し対称な2つの出力同士を積和回路201,202に入力し各タップ係数との乗算と、その結果の加算を行う。更にその結果を(偶数タップの場合は中心タップD0 のタップ係数の乗算値を含め)加算器301で加算して最終出力を得る。QPSK変調器用のロールオフフィルタの各タップでの乗算と初段の加算結果はタップ係数の符号の変更もしくは“0”への置き換えとなるため、積和回路は2つの選択回路601,602とその選択信号を生成するEX-ORゲートで構成できる。
請求項（抜粋）：
1列のディジタル入力信号をサンプリング間隔Tsで順次遅延させる2Nビットシフトレジスタ(Nは2以上の整数)と、前記シフトレジスタの第i番目(iは1からNまでの整数)の出力と第(2N+1-i)番目の出力とを入力とし、2つの入力とタップ係数との乗算と、その乗算結果の加算を行うN個の積和回路と、前記N個の積和回路の出力を入力とし、全入力の加算を行う加算器とを有することを特徴とするFIR型ディジタルロールオフフィルタ。
IPC (2件)：
H03H 17/06 641
, H04L 27/20
H03H 17/06 641 E
, H04L 27/20 A
