特許

J-GLOBAL ID：200903062653270683

プレーナ構造用の高耐圧コーナー部シール体

発明者： イェネ ティハニー
出願人/特許権者： シーメンス アクチエンゲゼルシヤフト
代理人 (1件)： 矢野 敏雄 (外3名)
公報種別：公表公報
出願番号（国際出願番号）：特願平11-551016
公開番号（公開出願番号）：特表2002-503401
出願日： 1999年03月03日
公開日（公表日）： 2002年01月29日
要約：

【要約】本発明は、一方の導電型の半導体部(1〜4)と、該半導体部上に該半導体部のコーナー部の領域内に少なくとも1つの、当該半導体部から絶縁層(9)によって分離されたフィールドプレート(7,17)とが設けられている、プレーナ構造用の高耐圧コーナー部シール体に関する。半導体部(1〜4)のコーナー部の領域内に第2の導電型のフローティングゾーン(5,15,25)が設けられており、該フローティングゾーンの間隔は、相互に選定されており、該選定は、前記フローティングゾーン(5,15,25)に対する前記半導体部(1〜4)の降伏電圧に比べて低い印加電圧では、前記フローティングゾーン(5,15,25)間の領域がディスチャージされる。

請求項（抜粋）：

一方の導電型の半導体部(1〜4)と、該半導体部上に該半導体部のコーナー部の領域内に少なくとも1つの、当該半導体部から絶縁層(9)によって分離されたフィールドプレート(7,17)とが設けられている、プレーナ構造用の高耐圧コーナー部シール体において、半導体部(1〜4)のコーナー部の領域内に第2の導電型のフローティングゾーン(5,15,25)が設けられており、該フローティングゾーンの間隔は、相互に選定されており、該選定は、前記フローティングゾーン(5,15,25)に対する前記半導体部(1〜4)の降伏電圧に比べて低い印加電圧では、前記フローティングゾーン(5,15,25)間の領域がディスチャージされることを特徴とする高耐圧コーナー部シール体。

IPC (7件)：

H01L 29/861 ,  H01L 29/06 ,  H01L 29/78 652 ,  H01L 29/78 ,  H01L 29/78 654 ,  H01L 29/78 655 ,  H01L 29/872

FI (8件)：

H01L 29/06 ,  H01L 29/78 652 P ,  H01L 29/78 652 G ,  H01L 29/78 654 B ,  H01L 29/78 655 B ,  H01L 29/78 655 F ,  H01L 29/91 D ,  H01L 29/48 F