周波数シンセサイザ

発明者： ,
出願人/特許権者：
代理人 (1件)：小川勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平6-177971
公開番号（公開出願番号）：特開平8-046514
出願日： 1994年07月29日
公開日（公表日）： 1996年02月16日
要約：

【要約】【目的】ディジタル信号処理でPLLを制御する周波数シンセサイザの論理回路規模を低減すること。【構成】数値データで表現される位相誤差情報の所定時間内の変動量を算出し、算出結果を所定値と比較し、その比較結果を出力するデータ変動量検出回路23と、位相誤差情報を上位mビットと下位nビットの2つに分割し、データ変動量検出回路23の出力結果によって位相誤差情報の上位デーまたは下位データのどちらかを信号処理部20へ出力するセレクタ24と、データ変動量検出回路23の出力結果によって、電圧変換部21に入力するデータを選択し、記憶するレジスタ25を設ける。【効果】信号処理部に入力するデータ数を低減し、信号処理部20の論理回路の規模が低減できる。

請求項（抜粋）：

基準発振器の出力信号から繰返し周波数frの階段状波形を有する基準信号を発生する基準信号発生部と、周波数fvを有する発振信号を出力する電圧(あるいは、電流)制御発振器と、前記発振信号から繰返し周波数frの階段状波形を有する階段状信号を出力する階段状波信号発生部と、基準信号発生部の出力信号と階段状波信号発生部の出力信号の位相差を求める位相比較器と、前記位相比較器の出力信号に信号処理を行う信号処理部と、前記信号処理部の出力信号を電圧(あるいは、電流)に変換する変換部とを備え、前記変換部の出力信号によって前記電圧(あるいは、電流)制御発振器の発振周波数を制御することにより、位相同期ループを構成した周波数シンセサイザにおいて、前記位相比較器出力の所定時間ごとの変動量を所定数値と比較し、比較結果を出力する変動量検出回路と、上記変動量検出回路の検出結果が所定値以上のときは前記位相比較器出力を上位mビットデータを、所定値以下の時は下位nビットデータ(m,n≧1)を、上記信号処理部へ出力するセレクタと、前記信号処理部出力を前記上位データと下位データに分け、変換部へ出力するレジスタとを、備えてなる周波数シンセサイザ。

IPC (3件)：

H03L 7/18 , H03L 7/06 , H03L 7/093

FI (3件)：

H03L 7/18 Z , H03L 7/06 B , H03L 7/08 E

前のページに戻る