特許

J-GLOBAL ID：200903062703337709

半導体装置の製造方法

発明者： 宮永 績 ,  関口 満
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 小鍜治 明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-070743
公開番号（公開出願番号）：特開平5-275647
出願日： 1992年03月27日
公開日（公表日）： 1993年10月22日
要約：

【要約】【目的】 キャパシタ電極表面を凹凸形状にし、キャパシタ容量の増大をはかる。【構成】 P型半導体基板上に素子分離酸化膜1を形成後、トランジスタ領域11を形成する。全面にシリコン窒化膜12を堆積した後、フォトリソ法及びドライエッチング法によりソース領域5aを露出する。さらに膜厚600nmの多結晶シリコン膜からなる第1のキャパシタ電極としてのストレージノード電極13を形成する。チタン14を膜厚50nmで堆積した後、RTA法により625°C、30秒の熱処理を行い、ストレージノード電極13表面に堆積したチタン14をシリサイド化させ、多結晶のチタンシリサイド15を形成する。チタン14及びチタンシリサイド15をウェットエッチング法により除去し、キャパシタ絶縁膜16、第2のキャパシタ電極17を形成する。

請求項（抜粋）：

シリコン上に金属膜を堆積する工程と、前記金属膜と前記シリコン表面が反応して前記シリコン上に金属シリサイドの多結晶粒が生成する条件で熱処理を行う工程と、前記金属膜及び前記金属シリサイドを除去して凹凸状の前記シリコン表面を形成する工程とを備えたことを特徴とする半導体装置の製造方法。