特許

J-GLOBAL ID：200903062719017593

半導体チップの実装方法、半導体実装基板、電子デバイスおよび電子機器

発明者： 今井 英生
出願人/特許権者： セイコーエプソン株式会社
代理人 (2件)： 増田 達哉 ,  朝比 一夫
公報種別：公開公報
出願番号（国際出願番号）：特願2002-348400
公開番号（公開出願番号）：特開2004-186216
出願日： 2002年11月29日
公開日（公表日）： 2004年07月02日
要約：

【課題】高い接合信頼性が得られる半導体チップの実装方法、信頼性の高い半導体実装基板、電子デバイスおよびこれを備える電子機器を提供すること。【解決手段】本発明の半導体チップの実装方法は、半導体チップ1の端子3の端部に、端子3および配線基板4の端子6より硬度が低い低硬度層7を形成する低硬度層形成工程[A1]と、導電性粒子91を含み、粘着性または接着性を有する充填物9を半導体チップ1と配線基板4との間に供給する充填物供給工程[A2]と、接合すべき端子3と端子6とを、低硬度層7および導電性粒子91を介して接触するよう位置決めする位置決め工程[A3]と、加熱により低硬度層7を溶融または軟化して、対応する端子3、6同士を接合する接合工程[A4]とを有している。また、低硬度層7は、導電性粒子91より硬度が低いものであるのが好ましい。【選択図】図2

請求項（抜粋）：

半導体チップが有する端子の端部および/または配線基板が有する端子の端部に、主として金属材料で構成され、前記端子より硬度が低い低硬度層を形成する低硬度層形成工程と、 前記半導体チップの端子と、これに対応する配線基板の端子とを、前記低硬度層および導電性粒子を介して接触するよう位置決めする位置決め工程と、 加熱により前記低硬度層を溶融または軟化して、対応する前記端子同士を接合する接合工程とを有することを特徴とする半導体チップの実装方法。

IPC (1件)：

H01L21/60

FI (1件)：

H01L21/60 311S

Fターム (7件)：

5F044LL09 ,  5F044LL11 ,  5F044QQ03 ,  5F044QQ04 ,  5F044RR17 ,  5F044RR18 ,  5F044RR19