特許
J-GLOBAL ID：200903062758429025
プリディストーション回路
発明者：
,
出願人/特許権者：
代理人 (1件)：
足立 勉
公報種別：公開公報
出願番号（国際出願番号）：特願平9-162737
公開番号（公開出願番号）：特開平11-017462
出願日： 1997年06月19日
公開日（公表日）： 1999年01月22日
要約：
【要約】【課題】 増幅器が発生する歪を、温度変化に影響されることなく、良好に抑制できるプリディストーション回路を提供する。【解決手段】 プッシュプル回路からなる増幅器AMPが発生する3次歪を低減するプリディストーション回路を、プッシュプル増幅回路からなる歪発生回路2と、入力信号を略180度遅延させる遅延回路4と、入力信号の位相を歪発生回路2の周波数対位相特性に応じて補正する位相イコライザ6とから構成する。この回路では、歪相殺用の歪信号(3次歪)を、プッシュプル増幅回路の電源電圧を調整することにより、増幅器AMPが発生する3次歪に対応させることができ、しかも、位相イコライザ6により、遅延回路4で遅延された入力信号の位相特性を、歪信号の周波数対位相特性に対応させることができるため、後段の増幅器AMPで発生する3次歪を良好に低減できる。
請求項（抜粋）：
入力信号の信号経路を2系統に分離する分離手段と、該分離手段にて分離された2系統の信号経路の内の一方に設けられ、前記入力信号の位相を略180度遅延させる遅延手段と、前記2系統の信号経路の内の他方に設けられ、後段の増幅器が発生する歪に対応した歪を生成する歪発生手段と、前記遅延手段及び前記歪発生手段を夫々通過した前記各信号経路からの入力信号を合成して、後段の増幅器に出力する合成手段と、を備え、前記歪発生手段が生成した歪により、後段の増幅器が発生する歪を相殺させるプリディストーション回路であって、前記歪発生手段をプッシュプル増幅回路にて構成すると共に、前記遅延手段が設けられた信号経路上に、前記入力信号の周波数対位相特性が、前記歪発生手段を構成する前記プッシュプル増幅回路の周波数対位相特性と一致するように、前記入力信号を位相補正する位相補正手段を設けたことを特徴とするプリディストーション回路。
引用特許：
前のページに戻る
