特許

J-GLOBAL ID：200903062761895738

半導体装置

発明者： 森下 佳昭
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-193963
公開番号（公開出願番号）：特開2001-024151
出願日： 1999年07月08日
公開日（公表日）： 2001年01月26日
要約：

【要約】【課題】 積層したベアチップ各段の設計を統一でき、また任意の段数まで積層できるようにする。【解決手段】 半導体回路のベアチップ1,2,3を複数段積み重ね、上下の外部電極同士を接続した構成で、各ベアチップの外部電極としては、ベアチップを選択するための所定の配列ピッチで配列されたチップセレクトパッド群6a,6bと、ベアチップを機能させる信号が供給される信号パッド群7a,7bとを含む。各ベアチップが、チップセレクトパッドの配列ピッチと同じ距離だけその配列方向にずれて積み重ねられ、各信号パッド群の各パッドに対向するベアチップの対応パッドとの接続点が、チップセレクト電極の配列方向に前記配列ピッチ分ずれている。

請求項（抜粋）：

半導体回路のベアチップを複数段積み重ね、上下の外部電極同士を接続した半導体装置において、前記ベアチップの外部電極として、ベアチップを選択するための所定の配列ピッチで配列された複数のチップセレクト電極と、ベアチップを機能させる信号が供給される複数の信号電極とを含み、各ベアチップが、前記チップセレクト電極の配列ピッチと同じ距離だけその配列方向にずれて積み重ねられ、前記各信号電極に対向するベアチップの対応電極との接続点が、前記チップセレクト電極の配列方向に前記配列ピッチ分ずれていることを特徴とする半導体装置。

IPC (4件)：

H01L 25/065 ,  H01L 25/07 ,  H01L 25/18 ,  H01L 21/3205

FI (2件)：

H01L 25/08 B ,  H01L 21/88 T

Fターム (4件)：

5F033HH07 ,  5F033HH13 ,  5F033MM30 ,  5F033VV07