特許
J-GLOBAL ID：200903062777839048
半導体素子実装用パッケージ
発明者：
,
出願人/特許権者：
代理人 (1件)：
和泉 良彦 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-109676
公開番号（公開出願番号）：特開2002-305262
出願日： 2001年04月09日
公開日（公表日）： 2002年10月18日
要約：
【要約】【課題】半導体素子と配線基板間のインピーダンス整合を図り、両者の接続点での信号損失を低減させると共に、微細・高精度実装が可能な半導体素子実装用パッケージを提供する。【解決手段】上部に開口部11を有し、中空部12を有し、側壁にガラス同軸ビーズ5を有するフレーム1と、フレーム1の内部に収納し、半導体からなり、ガラス同軸ビーズ5と機械的・電気的に接続した配線基板3と、フレーム1の内部に収納した半導体素子2と、開口部11を覆うキャップ4とを備え、半導体素子2の下面に設けた電極端子と、配線基板3の上面に設けた電極端子とをバンプボンディングにより接続した。
請求項（抜粋）：
上部に開口部を有し、中空部を有し、側壁に少なくとも1個の同軸端子を有するフレームと、前記フレームの内部に収納し、半導体からなり、前記同軸端子と機械的・電気的に接続した配線基板と、前記フレームの内部に収納した半導体素子と、前記開口部を覆うキャップとを備え、前記半導体素子の下面に設けた電極端子と、前記配線基板の上面に設けた電極端子とをバンプボンディングにより接続したことを特徴とする半導体素子実装用パッケージ。
FI (3件)：
H01L 23/02 H
, H01L 23/02 B
, H01L 23/02 K
