特許

J-GLOBAL ID：200903062782827678

半導体装置の製造方法

発明者： 長山 哲治
出願人/特許権者： ソニー株式会社
代理人 (1件)： 船橋 國則
公報種別：公開公報
出願番号（国際出願番号）：特願平11-233407
公開番号（公開出願番号）：特開2001-060620
出願日： 1999年08月20日
公開日（公表日）： 2001年03月06日
要約：

【要約】【課題】 セルフアラインデュアルダマシンプロセスにおいて、トレンチ下に形成される接続孔の開口径を安定化させ、接続孔内の配線抵抗を安定化させる。【解決手段】 第1層間絶縁膜104上の絶縁性材料からなる第1ストッパ層105に孔状の開口部105aを形成する。開口部105aの側壁にオーバーハング形状のサイドウォール202aを形成し、開口部105aを埋め込む状態で、第1ストッパ層105上に第2層間絶縁膜106を形成する。開口部105に連通するトレンチ106aを第2層間絶縁膜106に形成した後、レジストパターン107と第1ストッパ層105及びサイドウォール202aをマスクにして第1層間絶縁膜104をエッチングし、トレンチ106a下部の第1層間絶縁膜104部分に接続孔104aを形成する。

請求項（抜粋）：

第1層間絶縁膜上に絶縁性材料からなる第1ストッパ層を形成し、当該第1ストッパ層に孔状の開口部を形成する工程と、前記開口部の側壁にサイドウォールを形成する工程と、前記開口部を埋め込む状態で、前記第1ストッパ層上に第2層間絶縁膜を形成する工程と、前記第2層間絶縁膜上にレジストパターンを形成し、前記第1ストッパ層及び前記サイドウォールをストッパにして当該レジストパターンの上方から当該第2層間絶縁膜をエッチングし、前記開口部に連通するトレンチを当該第2層間絶縁膜に形成する工程と、前記レジストパターンと前記第1ストッパ層及び前記サイドウォールをマスクにして前記第1層間絶縁膜をエッチングすることによって、前記トレンチ下部の当該第1層間絶縁膜部分に接続孔を形成する工程とを行うことを特徴とする半導体装置の製造方法。

IPC (3件)：

H01L 21/76 ,  H01L 21/3065 ,  H01L 21/768

FI (4件)：

H01L 21/76 L ,  H01L 21/302 F ,  H01L 21/90 A ,  H01L 21/90 M

Fターム (38件)：

5F004AA11 ,  5F004BA15 ,  5F004BA20 ,  5F004BB13 ,  5F004BB14 ,  5F004CA04 ,  5F004CA06 ,  5F004DA00 ,  5F004DA16 ,  5F004DA26 ,  5F004DB03 ,  5F004DB07 ,  5F004EA07 ,  5F004EA12 ,  5F004EA27 ,  5F004EB01 ,  5F004EB03 ,  5F033HH11 ,  5F033HH33 ,  5F033JJ11 ,  5F033JJ33 ,  5F033MM02 ,  5F033MM12 ,  5F033MM13 ,  5F033QQ09 ,  5F033QQ12 ,  5F033QQ25 ,  5F033QQ28 ,  5F033QQ31 ,  5F033RR04 ,  5F033RR06 ,  5F033SS01 ,  5F033SS02 ,  5F033SS04 ,  5F033SS08 ,  5F033SS15 ,  5F033TT06 ,  5F033XX03