特許

J-GLOBAL ID：200903062804381130

再構成可能な擬似アナログ電気回路装置

発明者： 金谷 一朗 ,  邊見 均 ,  下原 勝憲
出願人/特許権者： 株式会社エイ・ティ・アール人間情報通信研究所 ,  日本電信電話株式会社
代理人 (1件)： 山田 義人
公報種別：公開公報
出願番号（国際出願番号）：特願平11-140491
公開番号（公開出願番号）：特開2000-331113
出願日： 1999年05月20日
公開日（公表日）： 2000年11月30日
要約：

【要約】【構成】 再構成可能な擬似アナログ電気回路10において、第1アナログ信号aをゼロオフセットで、第2アナログ信号を可変オフセットでPWM信号にそれぞれ変換する。2つのPWM信号をフィールドプログラマブルゲートアレイ(FPGA)16に入力し、コンピュータ22によってFPGA16内のセル18およびそれらの結線を設定することによって、FPGA16で2つのPWM信号の論理演算が行われ、その演算結果が積分回路20によってアナログ信号に復元され、出力アナログ信号xが得られる。【効果】 FPGA内での処理または演算の態様を適宜設定でき、結果、再構成可能な擬似アナログ電気回路装置が得られる。

請求項（抜粋）：

第1アナログ信号を固定オフセットでパルス幅変調して第1PWM信号を出力する第1パルス幅変調手段、第2アナログ信号を可変オフセットでパルス幅変調して第2PWM信号を出力する第2パルス幅変調手段、前記第1PWM信号および前記第2PWM信号を受けるディジタル演算手段、および前記ディジタル演算手段からの演算出力をアナログ変換して出力アナログ信号を得る変換手段を備え、前記ディジタル演算手段をフィールドプログラマブルゲートアレイで構成した、再構成可能な擬似アナログ電気回路装置。