特許
J-GLOBAL ID：200903062810928094
メモリパリテイ障害回復方式
発明者：
,
出願人/特許権者：
,
代理人 (1件)：
小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平3-211885
公開番号（公開出願番号）：特開平5-053927
出願日： 1991年08月23日
公開日（公表日）： 1993年03月05日
要約：
【要約】【目的】パリティビットを付加したメモリとマイクロプロセッサを使用したシステムにて、メモリを二重化することなく、そしてメモリにプログラムを再ロードすることなしに、速やかにメモリのパリティ障害を回復することを目的とする。【構成】ECC付メモリにフローで示す論理のプログラム及びエラー補正テーブルをロードしておき、パリティ付メモリ又はパリティ付メモリにてパリティ障害発生時に、タイミングに2、プロトコルプロセッサがパリティ障害を回復する。【効果】メモリの二重化することなく、又プログラムを再ロードすることなしに障害回復可能となる。
請求項（抜粋）：
パリティビットを付加したメモリとマイクロプロセッサとをバスで接続したシステムにおいて、メモリパリティ障害を検出する機能、前記障害発生時に前記マイクロプロセッサへの割込み通知を行うか否かの選択機能、前記プロセッサのリセット機能、前記マイクロプロセッサをリセットしてもメモリ内容が保持できる前記メモリの保持機能、前記メモリの論理的メモリ単位(任意のメモリ容量をもつ)毎の排他的論理和を保持しておく機能(以下エラー補正テーブルと称す)を有し、前記メモリにパリティ障害が発生した場合には、前記メモリパリティ障害検出機能により障害発生アドレスを算出し、該発生アドレスを含む論理的メモリ単位の排他的論理和を計算した値と該エラー補正テーブルの値との排他的論理和を求めることにより、障害発生ビットを摘出して補正を行うことを特徴とするメモリパリティ障害回復方式。
IPC (3件)：
G06F 12/16 320
, G06F 11/10 320
, G06F 11/10
