特許
J-GLOBAL ID：200903062841943326
IC試験装置
発明者：
出願人/特許権者：
代理人 (1件)：
草野 卓 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-157377
公開番号（公開出願番号）：特開平11-352184
出願日： 1998年06月05日
公開日（公表日）： 1999年12月24日
要約：
【要約】【課題】 多数のICを同時に試験するIC試験装置において、被試験ICをICソケットに抑え付ける反力を周囲の構造部材に伝達させない構造とし、構造部材の必要強度を低減させ、構造部材の小形化を達する。【解決手段】 ICのピンに圧接力を与えるプッシャ毎にシリンダ130と、ラッチ手段140とを設け、ラッチ手段140によってプッシャとICソケット21との間をラッチさせ、このラッチ状態でシリンダ130を作動させることによりシリンダの伸張力をラッチ手段に吸収させ、ICを抑える反力を外部に伝達させない構造とした。
請求項（抜粋）：
A.平面状に複数のICを搭載したテストトレイと、B.このテストトレイに支持されたICの下部に配置されるICソケットと、C.上記テストトレイの上部において昇降自在に支持された昇降板と、D.この昇降板に支持され上記昇降板が降下動作するとき上記テストトレイに支持されたICと係合する複数のプッシャと、E.各プッシャと上記昇降板との間に装着され各プッシャに下向の偏倚力を与える押圧用シリンダと、F.上記昇降板と上記ICソケットの何れか一方に回動自在に支持され、上記昇降板が降下動作時に他方と係合して上記押圧用シリンダの伸張力を上記プッシャを介して上記ICに与え、上記押圧用シリンダに与えられる反力を吸収するラッチ手段と、G.このラッチ手段の係合状態を外す解除手段と、によって構成したことを特徴とするIC試験装置。
IPC (3件)：
G01R 31/26
, H01L 21/66
, H01L 23/32
G01R 31/26 J
, G01R 31/26 Z
, H01L 21/66 D
, H01L 23/32 A
