特許
J-GLOBAL ID：200903062844859768
マルチプロセッサシステム
発明者：
出願人/特許権者：
代理人 (1件)：
高田 守
公報種別：公開公報
出願番号（国際出願番号）：特願平4-203407
公開番号（公開出願番号）：特開平6-052130
出願日： 1992年07月30日
公開日（公表日）： 1994年02月25日
要約：
【要約】【目的】 故障が発生したプロセッサの機能を、共通バスに接続される他のプロセッサがバックアップしてシステムの処理を継続させる。【構成】 SVP 1又はCPU 2,3,4 の故障発生時に、SVP 機能を実行中であるか否かに応じていずれかが有意になるSVP エラー信号8及びCPU エラー信号7を利用して、SVP 1で故障が発生した場合、予め設定された順位に従ってCPU 2,3,4がSVP 機能をバックアップし、他のCPU 2,3,4 からのCPU エラー信号7を検出し、故障内容に応じてCPU エラー信号7を出力したCPU 2,3,4 を切離す等する。
請求項（抜粋）：
共通バスに接続された複数のプロセッサからなるマルチプロセッサシステムにおいて、前記複数のプロセッサに含まれるプロセッサに故障が発生した場合、該プロセッサの機能を実行可能なプロセッサを前記複数のプロセッサの中から選択する手段と、選択したプロセッサに前記機能を実行させる手段とを備えたことを特徴とするマルチプロセッサシステム。
IPC (2件)：
G06F 15/16 470
, G06F 11/20 310
