特許

J-GLOBAL ID：200903062945442604

半導体集積回路

発明者： 前野 秀史
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 吉田 茂明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-222169
公開番号（公開出願番号）：特開2002-042484
出願日： 2000年07月24日
公開日（公表日）： 2002年02月08日
要約：

【要約】【課題】 冗長出力データの冗長出力選択回路の選択動作の良否テストが可能な、冗長データ出力機能を有する半導体集積回路を得る。【解決手段】 スキャンフリップフロップSFFC<i+3>,SFFC<i+2>,SFFC<i+1>,SFFC<i>のデータ入力Dの接続先が、従来のRAM211の出力データDO<i+3>,DO<i+2>,DO<i+1>,DO<i>から、それぞれ冗長出力データXDO<i+3>,XDO<i+2>,XDO<i+1>,XDO<i>に変更されている。ANDゲート21は一方入力にシリアル出力SO<i+4>を受け、他方入力にセレクタテスト信号PFINを受け、その出力がANDゲート223の他方入力となる。直列に接続されるANDゲート221〜223それぞれの一方入力にSFFC<i+1>〜SFFC<i+3>のシリアル出力SO<i+1>〜SO<i+3>を受ける。

請求項（抜粋）：

第1の数ビットの出力データを出力する記憶回路と、冗長救済動作時に、冗長制御信号に基づき選択設定内容が切り替えられることにより、前記第1の数ビットの出力データから前記第1の数ビットより小さい第2の数ビットの出力データを前記選択設定内容に応じて選択して前記第2の数ビットの冗長出力データを出力する冗長出力選択回路と、前記第2の数ビットの前記冗長出力データをデータ入力とするフリップフロップ群とを備え、前記冗長制御信号は前記フリップフロップ群の保持データに基づき決定される、半導体集積回路。

IPC (2件)：

G11C 29/00 603 ,  G01R 31/28

FI (4件)：

G11C 29/00 603 P ,  G01R 31/28 B ,  G01R 31/28 V ,  G01R 31/28 G

Fターム (14件)：

2G032AA07 ,  2G032AE07 ,  2G032AE08 ,  2G032AE10 ,  2G032AE11 ,  2G032AG07 ,  2G032AK15 ,  2G032AK16 ,  5L106CC17 ,  5L106DD03 ,  5L106DD08 ,  5L106DD25 ,  5L106EE07 ,  5L106FF01