特許

J-GLOBAL ID：200903062963462434

ピーク検出回路及び電気特性測定装置

発明者： 河 野 勇 一
出願人/特許権者： 東芝マイクロエレクトロニクス株式会社 ,  株式会社東芝
代理人 (1件)： 佐藤 一雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-014075
公開番号（公開出願番号）：特開平10-213609
出願日： 1997年01月28日
公開日（公表日）： 1998年08月11日
要約：

【要約】【課題】 検出対象波形のピーク値を、その直前に検出した波形のレベルに影響されることなく、所定の観測時間内で検出することが可能なピーク検出回路、及びこのピーク検出回路を組込んでなる電気特性検出装置を提供する。【解決手段】 交流成分を含むアナログ信号の最大値又は最小値を検出するに当たり、アナログ信号を符号化データに変換するA/D変換部と、変換された符号化データを順次ラッチするラッチ手段、ラッチされた符号化データの記憶及びこの符号化データによる更新が可能な記憶手段、ラッチ手段にラッチされた符号化データの値と記憶手段に記憶された値とを比較し、大小関係が所定の状態にあるとき、記憶手段の記憶内容をラッチ手段にラッチされた符号化データによって更新する比較手段を含む比較処理部とを備え、記憶手段に最終的に記憶された値を出力する。

請求項（抜粋）：

交流成分を含むアナログ信号の最大値又は最小値を検出するピーク検出回路において、前記アナログ信号を符号化データに変換するA/D変換部と、変換された符号化データを順次ラッチするラッチ手段、ラッチされた符号化データの記憶及びこの符号化データによる更新が可能な記憶手段、前記ラッチ手段にラッチされた符号化データの値と前記記憶手段に記憶された値とを比較し、大小関係が所定の状態にあるとき、前記記憶手段の記憶内容を前記ラッチ手段にラッチされた符号化データによって更新する比較手段を含む比較処理部と、を備え、前記記憶手段に最終的に記憶された値を出力することを特徴とするピーク検出回路。

IPC (3件)：

G01R 19/04 ,  G01R 31/00 ,  G01R 31/319

FI (3件)：

G01R 19/04 A ,  G01R 31/00 ,  G01R 31/28 R