特許
J-GLOBAL ID：200903062990162981
半導体記憶装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
伊東 忠彦
公報種別：公開公報
出願番号（国際出願番号）：特願平5-103288
公開番号（公開出願番号）：特開平6-309874
出願日： 1993年04月28日
公開日（公表日）： 1994年11月04日
要約：
【要約】【目的】 本発明は少なくともデータの読み出し動作または書き込み動作を高速にかつ低消費電力で行えるDRAMやSRAM等の半導体記憶装置を提供することを目的とする。【構成】 データを保持するフリップフロップ回路(1)と、データ線対(3)と、フリップフロップ回路(1)とデータ線対(3)との間に設けられた選択トランジスタ(2)と、選択トランジスタを介してデータ線対に読み出されたフリップフロップ回路のデータを増幅する読み出しバッファ回路(5)と、データ線対と選択トランジスタを介してフリップフロップ回路にデータを書き込む書き込みバッファ回路(6)と、少なくとも書き込みバッファ回路がフリップフロップ回路にデータの書き込み動作を行っている時には、フリップフロップ回路の振幅電圧以下の所定の電圧をデータ線対に印加して、書き込み動作時のデータ線対の電圧振幅を制限する負荷回路(4A)とを有する。
請求項（抜粋）：
データを保持するフリップフロップ回路(1)と、データ線対(3)と、フリップフロップ回路(1)とデータ線対(3)との間に設けられた選択トランジスタ(2)と、選択トランジスタを介してデータ線対に読み出されたフリップフロップ回路のデータを増幅する読み出しバッファ回路(5)と、データ線対と選択トランジスタを介してフリップフロップ回路にデータを書き込む書き込みバッファ回路(6)と、少なくとも書き込みバッファ回がフリップフロップ回路にデータの書き込み動作を行っている時には、フリップフロップ回路の振幅電圧以下の所定の電圧をデータ線対に印加して、書き込み動作時のデータ線対の電圧振幅を制限する負荷回路(4A)とを有することを特徴とする半導体記憶装置。
IPC (2件)：
G11C 11/409
, G11C 11/417
G11C 11/34 354 A
, G11C 11/34 305
