特許

J-GLOBAL ID：200903063003040850

半導体装置及びその製造方法

発明者： 安藤 光俊
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-168616
公開番号（公開出願番号）：特開2000-357736
出願日： 1999年06月15日
公開日（公表日）： 2000年12月26日
要約：

【要約】【課題】 設計通りの面積を有する微細なコンタクトホール、または溝を備えた半導体装置及びその製造方法を提供することを目的とする。【解決手段】 金属配線層30上に形成された層間絶縁層31上に、所望の線幅と間隔を持つ直線状にパターニングしたマスク層32-1を形成し、次に所望の線幅と間隔を有し、マスク層32-1と直交する直線状にパターニングされたフォトレジスト33-2を形成する。そしてマスク層とフォトレジストに覆われていない領域の層間絶縁層をエッチングし、二組の対向する二辺がそれぞれ直交し、且つマスク層とフォトレジストの間隔に一致する四角形のコンタクトホールを形成することを特徴としている。配線形成時に用いる直線の加工技術を組み合わせて四角形のコンタクトホールを形成するので、角が丸まるのを防止でき、複数のコンタクトホールを形成する場合もサイドローブの影響を受けない。

請求項（抜粋）：

第1の金属配線層上に層間絶縁層を形成する工程と、前記層間絶縁層上に所定の線幅と間隔を有する直線状にパターニングされた第1のマスク層を形成する工程と、前記第1のマスク層上及び前記層間絶縁層の露出部分上に、所定の線幅と間隔を有し、前記第1のマスク層と直交する直線状にパターニングされた第2のマスク層を形成する工程と、前記第1、第2のマスク層によりマスキングされない領域の前記層間絶縁層をエッチングすることにより、前記第1のマスク層を用いてエッチングされた対向する二辺と、前記第2のマスク層を用いてエッチングされた対向する二辺を有する四角形であるコンタクトホールを形成する工程と、前記第1、第2のマスク層を除去する工程と、前記層間絶縁層上及び前記コンタクトホール内に露出された第1の金属配線層上に、第2の金属配線層を形成する工程とを具備することを特徴とする半導体装置の製造方法。

IPC (4件)：

H01L 21/768 ,  G03F 7/20 521 ,  H01L 21/027 ,  H01L 21/3065

FI (5件)：

H01L 21/90 A ,  G03F 7/20 521 ,  H01L 21/30 502 C ,  H01L 21/302 H ,  H01L 21/90 C

Fターム (26件)：

5F004AA16 ,  5F004BA04 ,  5F004DB03 ,  5F004EA02 ,  5F004EA07 ,  5F004EB01 ,  5F004EB03 ,  5F004EB04 ,  5F033KK01 ,  5F033KK28 ,  5F033PP15 ,  5F033QQ01 ,  5F033QQ09 ,  5F033QQ13 ,  5F033QQ28 ,  5F033QQ29 ,  5F033QQ35 ,  5F033QQ37 ,  5F033RR04 ,  5F033SS11 ,  5F033WW01 ,  5F033XX03 ,  5F046AA13 ,  5F046AA26 ,  5F046BA08 ,  5F046CB17