特許

J-GLOBAL ID：200903063035818569

主記憶制御装置

発明者： 尾坂 匡隆
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 松田 正道
公報種別：公開公報
出願番号（国際出願番号）：特願平5-275725
公開番号（公開出願番号）：特開平7-129468
出願日： 1993年11月04日
公開日（公表日）： 1995年05月19日
要約：

【要約】【目的】 無駄な遅延をなくして主記憶のアクセス速度でデータ転送ができ、データ転送効率を改善することができる主記憶制御装置を提供すること。【構成】 アクセス動作に対応するデータの、主記憶7上での所有状態、非所有状態を保持する所有状態保持メモリ4と、その保持された状態信号に応じて、所有状態の場合は、キャッシュメモリからのデータ無効化信号出力時間を経過する以前に主記憶7の持つデータを読み出し、非所有状態の場合は、データ無効化信号が出力された後、キャッシュメモリのデータを読み出すメモリ制御部6と、システムバス11上へのアクセスを監視し、その監視結果に基づいて所有状態保持メモリ4の状態を書き換えるための状態書き換え制御部5とを備える。

請求項（抜粋）：

キャッシュメモリを有する少なくとも1つのCPUに接続されたシステムバス上への、CPU等のアクセス手段からのアクセス動作に対応するデータの、主記憶及びキャッシュメモリ上での所有状態、非所有状態を保持する状態保持メモリと、その保持された状態信号に応じて、所有状態の場合は、前記キャッシュメモリからのデータ無効化信号出力時間を経過する以前に前記主記憶の持つデータを読み出し、非所有状態の場合は、前記データ無効化信号が出力された後、前記キャッシュメモリのデータを読み出すメモリ制御部と、前記システムバス上へのアクセスを監視し、その監視結果に基づいて前記状態保持メモリの状態を書き換えるための状態書き換え制御部とを備えたことを特徴とする主記憶制御装置。

引用特許：

審査官引用 (4件)

• 特開平2-205963
  
• 特開平3-062142
  
• 特開平2-205963
  
• 特開平3-062142