多値メモリの読み出し回路

発明者：
出願人/特許権者：
代理人 (1件)：池内寛幸 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-001740
公開番号（公開出願番号）：特開2000-200494
出願日： 1999年01月07日
公開日（公表日）： 2000年07月18日
要約：

【要約】【課題】多値メモリの読み出しシーケンスを簡素化して1サイクルの高精度読み出しを可能とし、高速かつ高精度なメモリ読み出しを実現する【解決手段】データ長mの場合、複数の電圧レベルを保持できるm系統のメモリセル21,25に対して当該複数の電圧レベルの各電圧レベル間にそれぞれの参照電圧値を設定するリファレンス回路29〜31を共通化して設け、各参照電圧とメモリセル21,25から読み出した電圧レベルとのそれぞれの大小比較を一括して実行する比較回路(32〜37)をm系統用意する。比較回路の大小比較結果を選択回路38,39によりデコードして蓄積電圧レベルの値を2進数表現で出力する。メモリセルの各電圧レベルが検出できるようにそれぞれ用意した参照電圧と一括して大小比較ができ、比較結果によりメモリセルの電圧レベルが特定でき、高速かつ高精度に多値メモリの読み出しができる。

請求項（抜粋）：

メモリセルの保持できる電圧レベルが複数あり、多値論理を記憶する多値メモリセルの読み出し回路であって、前記複数の電圧レベルの各電圧レベル間にそれぞれの参照電圧値を設定するリファレンス回路と、前記リファレンス回路が供給するそれぞれの参照電圧と前記メモリセルから読み出した電圧レベルとのそれぞれの大小比較を一括して実行する比較回路と、前記比較回路の大小比較結果に基づいて前記メモリセルの蓄積電圧レベルがいずれの参照電圧値の間にあるか検知し、前記メモリセルの記憶論理値を出力する出力回路を備えたことを特徴とする多値メモリの読み出し回路。

IPC (2件)：

G11C 16/02 , G11C 16/06

FI (2件)：

G11C 17/00 641 , G11C 17/00 634 E

Fターム (5件)：

5B025AD04 , 5B025AD05 , 5B025AD06 , 5B025AD09 , 5B025AE05

前のページに戻る