特許
J-GLOBAL ID：200903063046348181
半導体記憶装置
発明者：
出願人/特許権者：
代理人 (1件)：
竹村 壽
公報種別：公開公報
出願番号（国際出願番号）：特願平4-021858
公開番号（公開出願番号）：特開平5-190801
出願日： 1992年01月11日
公開日（公表日）： 1993年07月30日
要約：
【要約】【目的】 セル面積が小さく、拡散領域のリ-ク電流の少ない素子分離構造を備えた半導体記憶装置を提供する。【構成】 図は、1トランジスタと1キャパシタにより形成されるDRAMの1セルを示す平面図である。本発明では、少なくとも1部に電界効果トランジスタにより素子分離を行う。ワ-ド線3と並列に形成したダミ-ワ-ド線13を素子分離用電界効果トランジスタのゲ-ト電極とし、ビット線12方向の素子分離は通常の絶縁酸化膜による。絶縁酸化膜のコ-ナ-が無くなるのでリ-ク電流がさらに小さくなる。
請求項（抜粋）：
半導体基板と、前記半導体基板に形成された複数のスイッチング用絶縁ゲ-ト型電界効果トランジスタと電荷蓄積キャパシタからなるメモリセルと、前記メモリセルが形成されている素子領域を囲む素子分離領域とからなり、この素子分離領域の少なくとも一部は、前記半導体基板に形成されたソ-ス/ドレイン領域、これらの領域上およびこれらの領域間の上にゲ-ト酸化膜を介して形成されたゲ-ト電極からなる素子分離用トランジスタにより構成されていることを特徴とする半導体記憶装置。
IPC (2件)：
FI (2件)：
H01L 27/10 325 S
, H01L 27/10 325 H
