特許
J-GLOBAL ID：200903063049383697
半導体集積回路
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-124875
公開番号（公開出願番号）：特開平8-316415
出願日： 1995年05月24日
公開日（公表日）： 1996年11月29日
要約：
【要約】【目的】アナログ回路用容量素子の小面積化を図る半導体集積回路を提供し、それを用いたアナログ・デジタル混在半導体回路の高速化を図る。【構成】容量素子を2層目の金属層からなる中央の電極をもう一方の電極で上下および四方の全てを囲む構成とする。これにより、容量の一方の電極に付く他の信号線等との間の寄生容量を完全に0にすることが出来るため、製造プロセスを複雑化することなくアナログ回路用容量の小面積化が出来る。また、電極直下の基板表面上に基板と逆導電型の不純物拡散層を設け、その不純物拡散層をフローティングまたは高抵抗でバイアスすることにより1,3層目金属からなる電極側の寄生容量(対基板容量)を小さくできる。
請求項（抜粋）：
第1導電型の半導体基板と、この半導体基板上に形成された絶縁膜と、この絶縁膜上に形成された導体層と、この導体層の下方の前記第1導電型の半導体基板表面に形成された第2導電型の不純物拡散層を有し、前記第2導電型の不純物拡散層が電気的に非接続であることを特徴とする半導体集積回路。
IPC (2件)：
引用特許：
前のページに戻る
