特許
J-GLOBAL ID：200903063049455540
コンピュータシステムおよびバスインタフェース装置を動作する方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-121188
公開番号（公開出願番号）：特開平8-083236
出願日： 1995年05月19日
公開日（公表日）： 1996年03月26日
要約：
【要約】【目的】 アドレスデコードを1つのロケーションに統合し、アドレスデコードのための回路およびオンチップのスペースを低減する。【構成】 プロセッサが所与のローカルバスサイクルを開始するとき、プロセッサはアドレスバスにアドレスをアサートし、ローカルバスサイクルの開始を知らせる。メモリ制御装置および入出力制御装置内のデコード論理は、アドレスがそれぞれメモリまたは入出力アドレススペースに方向付けられているかどうかを決定する。もしそうであれば、それぞれの制御装置はヒット信号をアサートし、バスインタフェース装置に、現在のサイクルがCPUローカルバスにあるデバイスに向けられており、バスインタフェース装置は外部PCIバスサイクルを開始すべきでないことを知らせる。
請求項（抜粋）：
コンピュータシステムであって、処理装置と、ローカルバスを介して前記処理装置に結合されたバスインタフェース装置とを含み、前記バスインタフェース装置は前記ローカルバスから第2のバスへのインタフェースとなるためのものであり、さらに、システムメモリと、前記ローカルバスと前記システムメモリとに結合されたメモリ制御装置とを含み、前記メモリ制御装置はアドレス信号を前記ローカルバスにデコードすることができ、かつ前記アドレス信号が前記システムメモリ内のアドレスロケーションに対応するかどうかを示す制御信号を発生することができ、さらに、前記第2のバスを介して前記バスインタフェース装置に結合された周辺デバイスを含み、前記バスインタフェース装置は、もし前記制御信号が前記アドレス信号が前記システムメモリ内の前記アドレスロケーションに対応しないことを示せば、前記ローカルバスの対応するサイクルに応答して前記第2のバスでメモリサイクルを開始することができる、コンピュータシステム。
IPC (4件)：
G06F 13/16 510
, G06F 13/14 320
, G06F 13/36 310
, G06F 15/78 510
