特許

J-GLOBAL ID：200903063062259466

強誘電体型不揮発性半導体メモリ及びその製造方法

発明者： 広中 克行 ,  横山 誠一
出願人/特許権者： ソニー株式会社
代理人 (1件)： 山本 孝久
公報種別：公開公報
出願番号（国際出願番号）：特願2001-375878
公開番号（公開出願番号）：特開2003-179211
出願日： 2001年12月10日
公開日（公表日）： 2003年06月27日
要約：

【要約】【課題】高い信頼性を有する強誘電体型不揮発性半導体メモリの製造方法を提供する。【解決手段】強誘電体型不揮発性半導体メモリの製造方法は、(a)半導体基板10に選択用トランジスタTRを形成する工程と、全面に絶縁層17を形成した後、選択用トランジスタTRの一方のソース/ドレイン領域15Bの上方の該絶縁層17の部分に開口部18を形成する工程と、(c)Osを除く白金族金属若しくはその合金から成るプラグ19をメッキ法に基づき該開口部18内に形成する工程と、(d)該絶縁層17上に、第1の電極21と強誘電体層22と第2の電極23とから成り、第1の電極21が該プラグ19に接続されたメモリセルMCを形成する工程を具備する。

請求項（抜粋）：

(a)半導体基板に選択用トランジスタを形成する工程と、(b)全面に絶縁層を形成した後、選択用トランジスタの一方のソース/ドレイン領域の上方の該絶縁層の部分に開口部を形成する工程と、(c)白金、イリジウム、パラジウム、ロジウム及びルテニウムから成る群から選択された金属若しくはその合金から成るプラグを、メッキ法に基づき該開口部内に形成する工程と、(d)該絶縁層上に、第1の電極と強誘電体層と第2の電極とから成り、第1の電極が該プラグに接続されたメモリセルを形成する工程、を具備することを特徴とする強誘電体型不揮発性半導体メモリの製造方法。

FI (2件)：

H01L 27/10 444 B ,  H01L 27/10 444 Z

Fターム (26件)：

5F083AD21 ,  5F083FR01 ,  5F083FR02 ,  5F083FR03 ,  5F083FR10 ,  5F083GA21 ,  5F083GA25 ,  5F083JA14 ,  5F083JA15 ,  5F083JA17 ,  5F083JA19 ,  5F083JA38 ,  5F083JA39 ,  5F083JA40 ,  5F083JA43 ,  5F083JA44 ,  5F083KA06 ,  5F083KA19 ,  5F083MA06 ,  5F083MA17 ,  5F083MA19 ,  5F083MA20 ,  5F083PR21 ,  5F083PR22 ,  5F083PR23 ,  5F083PR33