特許
J-GLOBAL ID:200903063077422371

多層プリント配線板及び多層プリント配線板の製造方法

発明者:
出願人/特許権者:
代理人 (1件): 田下 明人 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願2001-084434
公開番号(公開出願番号):特開2002-246756
出願日: 2001年03月23日
公開日(公表日): 2002年08月30日
要約:
【要約】【課題】 信頼性の高い半導体素子を内蔵する多層プリント配線板の製造方法を提案する。【解決手段】 プリント配線板10に埋設させるICチップ20の裏面にヒートシンク30を取り付けることで、ICチップ20に発生する熱を逃がし、プリント配線板に反り、断線を発生させることが無くなる。ここで、ICチップ20上にビルドアップの層間樹脂絶縁層50、150を形成することで、ICチップ20とプリント配線板との接続を適正に取ることができる。
請求項(抜粋):
基板上に、層間絶縁層と導体回路が繰り返し積層されて、バイアホールを介して電気的接続を取るプリント配線板において、前記基板に、半導体素子が収容、収納あるいは埋め込まれ、前記半導体素子の裏面には、金属又はセラミックからなるヒートシンクが配設されていることを特徴とする多層プリント配線板。
IPC (3件):
H05K 3/46 ,  H01L 23/13 ,  H01L 23/12
FI (7件):
H05K 3/46 Q ,  H05K 3/46 B ,  H05K 3/46 N ,  H05K 3/46 U ,  H01L 23/12 C ,  H01L 23/12 F ,  H01L 23/12 N
Fターム (15件):
5E346AA01 ,  5E346AA43 ,  5E346BB20 ,  5E346DD17 ,  5E346DD23 ,  5E346DD24 ,  5E346EE09 ,  5E346EE31 ,  5E346EE33 ,  5E346FF15 ,  5E346FF45 ,  5E346GG15 ,  5E346GG27 ,  5E346GG28 ,  5E346GG40
引用特許:
出願人引用 (9件)
全件表示
審査官引用 (9件)
全件表示

前のページに戻る