特許
J-GLOBAL ID:200903063081012854

半導体集積回路

発明者:
出願人/特許権者:
代理人 (1件): 高田 守
公報種別:公開公報
出願番号(国際出願番号):特願平5-163525
公開番号(公開出願番号):特開平7-022598
出願日: 1993年07月01日
公開日(公表日): 1995年01月24日
要約:
【要約】【目的】 異なる基本セル間の配線制約を緩和し、比較的容易に基本セル間の配線を行うことが可能なゲートアレイ方式の半導体集積回路装置を得る。【構成】 各基本セル1の接続ピン25の形成横幅を1配線ピッチW1に設定し、セル列3上に隣接する基本セルの接続ピン25,25間の距離を1配線ピッチW1に設定して、ゲートアレイ方式の半導体集積回路を構成している。【効果】 各基本セルの接続ピンから、第2の方向に延びて形成する縦配線を2本以上形成することができるため、比較的容易に基本セル間の配線を行うことができる。
請求項(抜粋):
各々が、複数の基本セルが第1の方向に列状に配置されてなる複数のセル列が、前記第1の方向と直交する第2の方向に配置された半導体集積回路において、前記複数の基本セルそれぞれの外部接続用の接続ピンの前記第1の方向における形成幅である接続ピン形成幅が、前記複数の基本セル間の外部配線における最小配線間隔によって定められる1配線ピッチ以上有し、前記複数のセル列それぞれ上で、互いに隣接する基本セルの前記接続ピン間の前記第1の方向における距離である接続ピン間距離が前記1配線ピッチ以上有することを特徴とする半導体集積回路。
引用特許:
審査官引用 (3件)
  • 特開平4-354370
  • 特開昭58-061645
  • 特開平3-072678

前のページに戻る