特許
J-GLOBAL ID：200903063090842215
分岐命令処理装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
井出 直孝
公報種別：公開公報
出願番号（国際出願番号）：特願平3-267954
公開番号（公開出願番号）：特開平5-108345
出願日： 1991年10月16日
公開日（公表日）： 1993年04月30日
要約：
【要約】【目的】 分岐命令実行をハードウエアで実現できるようにし、データ処理速度および処理効率を高める。【構成】 分岐命令の場合に、プログラムカウンタ100の出力でこの出力に対応する分岐先アドレスを検索して出力する分岐アドレス格納用連想メモリ611〜613を分岐先数分備える。分岐命令の場合、命令デコーダ310の出力によりプログラムカウンタのインクリメントを停止し、この分岐アドレス格納用連想メモリ611〜613から出力される分岐アドレスを分岐条件に従って選択してプログラムカウンタ100に与える。プログラムカウンタ100の出力は命令格納用メモリ200に与えられる。
請求項（抜粋）：
実行される命令を格納する命令格納用メモリと、この命令をデコードして条件分岐命令を出力する命令デコーダと、分岐条件が設定されるレジスタと、このレジスタに設定された分岐条件にしたがって分岐先アドレスを選択して出力する第一の選択回路と、この選択された分岐先アドレスが入力され次に実行すべき命令格納アドレスを上記命令格納用メモリに出力するプログラムカウンタと、このプログラムカウンタの出力をインクリメントするインクリメンタとを備えた分岐命令処理装置において、分岐先数に対応して複数個設けられ上記命令格納用メモリに与えられる上記プログラムカウンタの出力をキーとして対応する分岐先アドレスを記憶し分岐先アドレスを上記第一の選択回路に出力する分岐アドレス格納用連想メモリと、上記第一の選択回路の出力と上記インクリメンタの出力とを上記命令デコーダの出力にしたがって選択する第二の選択回路とを備えたことを特徴とする分岐命令処理装置。
IPC (2件)：
G06F 9/32 320
, G06F 9/38 330
