特許
J-GLOBAL ID:200903063111610573
圧接型半導体装置
発明者:
,
出願人/特許権者:
代理人 (3件):
千葉 剛宏
, 宮寺 利幸
, 佐藤 辰彦
公報種別:公開公報
出願番号(国際出願番号):特願2002-319920
公開番号(公開出願番号):特開2004-158489
出願日: 2002年11月01日
公開日(公表日): 2004年06月03日
要約:
【課題】積層される複数の半導体素子および整流素子を確実に圧接させるとともに、コンパクトな構成でかつ放熱性の向上を図ることを可能にする。【解決手段】圧接型半導体装置10は、半導体素子積層体14a〜14cおよび整流素子積層体18a〜18cの積層方向両端に配置される第1および第2冷却機構22、24を備える。第1および第2冷却機構22、24は、半導体素子積層体14a〜14cおよび整流素子積層体18a〜18cに対し、それぞれ積層方向に均等な荷重を付与するための本体部72、66を備える。本体部72、66の内部には、半導体素子積層体14a〜14cおよび整流素子積層体18a〜18cの各圧接部位に対応して冷却媒体を通流させる冷却通路78、68が形成される。【選択図】図2
請求項(抜粋):
複数の半導体素子を積層した半導体素子積層体と、複数の整流素子を積層した整流素子積層体とが、それぞれ複数配置されるとともに、積層方向に加圧保持される圧接型半導体装置であって、
複数配置された各半導体素子積層体および各整流素子積層体に対し、それぞれ積層方向に均等な荷重を付与するために、前記各半導体素子積層体および前記各整流素子積層体の積層方向両端に設けられる第1および第2圧接部材を備え、
前記第1および第2圧接部材の内部には、前記各半導体素子積層体および前記各整流素子積層体の各圧接部位に対応して冷却媒体を通流させる冷却通路が形成されることを特徴とする圧接型半導体装置。
IPC (6件):
H01L25/10
, F25D17/02
, H01L23/40
, H01L23/473
, H01L25/07
, H01L25/18
FI (5件):
H01L25/14 C
, F25D17/02 303
, H01L23/40 E
, H01L25/04 C
, H01L23/46 Z
Fターム (4件):
5F036AA01
, 5F036BA10
, 5F036BC08
, 5F036BD01
前のページに戻る