特許

J-GLOBAL ID：200903063116397282

積層型半導体パッケージ

発明者： 守田 俊章 ,  梶原 良一 ,  小泉 正博 ,  高橋 和弥 ,  西村 朝雄 ,  宮崎 忠一 ,  秋山 雪治 ,  下石 智明
出願人/特許権者： 株式会社日立製作所 ,  株式会社日立超エル・エス・アイ・システムズ
代理人 (1件)： 作田 康夫
公報種別：公開公報
出願番号（国際出願番号）：特願平11-162016
公開番号（公開出願番号）：特開2000-349228
出願日： 1999年06月09日
公開日（公表日）： 2000年12月15日
要約：

【要約】【課題】チップサイズのシステムICパッケージとして展開可能な小型高密度半導体パッケージの提供。【解決手段】積層される第1の半導体チップが、第1の基板上に、第1の半導体チップの機能面側に形成している電極パッド上に形成した突起状金属を介して搭載され、第2の基板が第1の半導体チップの電極パッドが形成していない側に装備され、第2の半導体チップが第2の基板上に、第2の半導体チップの機能面側に形成している電極パッド上に形成した突起状金属を介して搭載され、第3の基板が第2の半導体チップの電極パッドが形成していない側に装備され、第3の半導体チップが第3の基板上に、第3の半導体チップの機能面側に形成している電極パッド上に形成した突起状金属を介して搭載され、かつ第2の基板は第1の基板と電気的に接続され、第3の基板は第2の基板と第1の基板に電気的に接続されている。

請求項（抜粋）：

複数の半導体チップが積層された半導体パッケージであって、積層される第1の半導体チップが、第1の基板上に、前記第1の半導体チップの機能面側に形成している電極パッド上に形成した突起状金属を介して搭載され、第2の基板が前記第1の半導体チップの電極パッドが形成していない側に装備され、第2の半導体チップが前記第2の基板上に、前記第2の半導体チップの機能面側に形成している電極パッド上に形成した突起状金属を介して搭載され、第3の基板が前記第2の半導体チップの電極パッドが形成していない側に装備され、第3の半導体チップが前記第3の基板上に、前記第3の半導体チップの機能面側に形成している電極パッド上に形成した突起状金属を介して搭載され、かつ前記第2の基板は前記第1の基板と電気的に接続され、前記第3の基板は、前記第2の基板と前記第1の基板に電気的に接続されていることを特徴とする半導体パッケージ。

IPC (3件)：

H01L 25/065 ,  H01L 25/07 ,  H01L 25/18