特許
J-GLOBAL ID：200903063171862903
半導体集積回路装置の製造方法および半導体集積回路装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願平8-047140
公開番号（公開出願番号）：特開平9-246556
出願日： 1996年03月05日
公開日（公表日）： 1997年09月19日
要約：
【要約】【課題】 絶縁層上に素子形成用の半導体層を設けてなるSOI基板を用いた半導体集積回路装置の製造工程において、絶縁層の形成時に絶縁層に残留した応力に起因するSOI基板の反りや素子形成用の半導体層の劣化を抑制する。【解決手段】 絶縁層3上に半導体層4を設けてなるSOI基板1を用いた半導体集積回路装置の製造工程中に、その絶縁層3に、絶縁層3a, 3cの残留応力を緩和するための応力緩和機能を有する絶縁層3bを設ける。
請求項（抜粋）：
絶縁層上に設けられた半導体層に所定の半導体集積回路素子を設けてなる半導体集積回路装置の製造方法であって、前記絶縁層に、その絶縁層に残留する応力を緩和するための応力緩和部を設ける工程を有することを特徴とする半導体集積回路装置の製造方法。
IPC (2件)：
FI (2件)：
H01L 29/78 626 C
, H01L 27/12 Z
