特許

J-GLOBAL ID：200903063174959274

CMOS半導体集積回路

発明者： 後藤 光彦
出願人/特許権者： 新日本製鐵株式会社
代理人 (1件)： 國分 孝悦
公報種別：公開公報
出願番号（国際出願番号）：特願平8-321114
公開番号（公開出願番号）：特開平10-150356
出願日： 1996年11月15日
公開日（公表日）： 1998年06月02日
要約：

【要約】【課題】 インピーダンス整合により高速な信号伝搬を維持しながら、貫通電流をなくして低消費電力と高速動作の両方が可能な集積回路を提供できるようにする。【解決手段】 信号線4を抵抗器で終端する集積回路において、論理ゲートInv2を構成するPMOSFET6及びNMOSFET7のしきい値電圧の絶対値を第1の電源電圧Vddと第2の電源電圧Vssの中間電位の略半分以上とすることにより、前記論理ゲートInv2を構成するPMOSFET6及びNMOSFET7の両方ともがオンしてしまう不都合を無くして貫通電流が流れるのを防止する。

請求項（抜粋）：

信号線を抵抗器で終端してインピーダンス整合を行う集積回路において、論理ゲートを構成するPMOSFET及びNMOSFETのしきい値電圧の絶対値を、第1の電源電圧と第2の電源電圧の中間電位の略半分以上にしたことを特徴とするCMOS半導体集積回路。

IPC (3件)：

H03K 19/0175 ,  H01L 21/8238 ,  H01L 27/092

FI (3件)：

H03K 19/00 101 Q ,  H01L 27/08 321 L ,  H03K 19/00 101 F