特許

J-GLOBAL ID：200903063175374458

クロック制御回路

発明者： 有賀 俊壽 ,  山本 崇夫 ,  尾崎 伸治
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 岡田 和秀
公報種別：公開公報
出願番号（国際出願番号）：特願2002-105146
公開番号（公開出願番号）：特開2003-303030
出願日： 2002年04月08日
公開日（公表日）： 2003年10月24日
要約：

【要約】【課題】 非メモリアクセス時のメモリアレイに対するクロック供給の停止により発生する電源ラインの電位変動を抑え、かつメモリアレイに対するクロック供給によって無駄に消費している電力を削減する。【解決手段】 複数のメモリアレイ110(1),110(2)〜110(n)に対するクロック信号供給を基準クロックCLK0の個別的ゲーティングによって制御する複数のゲーティング回路120(1),120(2)〜120(n)と、複数のメモリアレイを非アクセス状態に切り換えるための非アクセス状態指示信号Sdisの入力に基づいてクロック供給停止信号SC(1),SC(2)〜SC(n)を生成し、かつそのクロック供給停止信号に位相差を与えて複数のゲーティング回路120(1),120(2)〜120(n)に個別的に出力するクロック供給停止制御手段140とを備えている。

請求項（抜粋）：

複数のメモリアレイに対するクロック信号供給を基準クロックの個別的ゲーティングによって制御する複数のゲーティング回路と、前記複数のメモリアレイを非アクセス状態に切り換えるための非アクセス状態指示信号の入力に基づいてクロック供給停止信号を生成し、かつ前記クロック供給停止信号に位相差を与えて前記複数のゲーティング回路に個別的に出力するクロック供給停止制御手段とを備えていることを特徴とするクロック制御回路。

IPC (5件)：

G06F 1/04 301 ,  G06F 1/04 ,  G06F 1/32 ,  G06F 12/00 550 ,  G11C 7/00 311

FI (5件)：

G06F 1/04 301 C ,  G06F 1/04 A ,  G06F 12/00 550 E ,  G11C 7/00 311 E ,  G06F 1/00 332 Z

Fターム (7件)：

5B011EB01 ,  5B011LL13 ,  5B060CC03 ,  5B079BA12 ,  5B079BB01 ,  5B079BC01 ,  5B079BC06