特許

J-GLOBAL ID：200903063183390810

半導体装置およびその製造方法

発明者： 山川 君男 ,  峰 勝利
出願人/特許権者： 東レ・ダウコーニング・シリコーン株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願平6-339035
公開番号（公開出願番号）：特開平8-186189
出願日： 1994年12月29日
公開日（公表日）： 1996年07月16日
要約：

【要約】【目的】 静電気による半導体素子の破壊もしくは誤動作を生じ難い半導体装置、および、このような信頼性を有する半導体装置を製造する方法を提供する。【構成】 基板上に登載された半導体素子の表面を、平均粒子径0.01〜500μm、比重0.01〜0.95の導電性充填材を分散したシリコーン硬化物により被覆した半導体装置において、該素子から離れた該硬化物層中の該充填材の割合が、該素子に接した該硬化物層中の該充填材の割合に対して大きいことを特徴とする半導体装置、および、基板上に登載された半導体素子の表面を、平均粒子径0.01〜500μm、比重0.01〜0.95の導電性充填材を分散した硬化性シリコーン組成物により被覆して、該素子に接した該組成物層中の該充填材が該素子から離れた該組成物中に移動するのに十分な時間の後に該組成物を硬化させることを特徴とする上記半導体装置の製造方法。

請求項（抜粋）：

基板上に搭載された半導体素子の表面を、平均粒子径0.01〜500μm、比重0.01〜0.95の導電性充填材を分散したシリコーン硬化物により被覆した半導体装置において、該素子から離れた該硬化物層中の該充填材の割合が、該素子に接した該硬化物層中の該充填材の割合に対して大きいことを特徴とする半導体装置。

IPC (3件)：

H01L 23/06 ,  H01L 21/56 ,  H01L 23/28