特許

J-GLOBAL ID：200903063208722783

半導体装置の製造方法

発明者： 木村 真美 ,  菊地 吉男
出願人/特許権者： 富士通株式会社
代理人 (1件)： 岡本 啓三
公報種別：公開公報
出願番号（国際出願番号）：特願平4-305686
公開番号（公開出願番号）：特開平6-163574
出願日： 1992年11月16日
公開日（公表日）： 1994年06月10日
要約：

【要約】【目的】本発明は、イオン注入により半導体基板に浅い不純物導入層を形成する半導体装置の製造方法に関し、半導体基板に浅い導電型領域層を形成するとともに、該形成された導電型領域層と半導体基板との界面のpn接合のリーク電流の低減や少数キャリアのライフタイムの向上を図ることができる半導体装置の製造方法の提供を目的とする。【構成】一導電型の半導体基板1に炭素を導入し、炭素導入層2を形成する工程と、炭素導入層2にシリコン又はゲルマニウムを導入して第1のイオン注入層3を形成し、半導体基板1の表層をアモルファス化する工程と、半導体基板1に反対導電型の導電型不純物を導入して第2のイオン注入層4を形成した後、加熱処理を行い、反対導電型領域層4aを形成する工程とを含み構成する。

請求項（抜粋）：

一導電型の半導体基板に炭素を導入し、炭素導入層を形成する工程と、前記炭素導入層にシリコン又はゲルマニウムを導入して第1のイオン注入層を形成し、前記半導体基板の表層にアモルファス層を形成する工程と、前記アモルファス層に反対導電型の導電型不純物を導入して第2のイオン注入層を形成した後、加熱処理を行い、反対導電型領域層を形成する工程とを有する半導体装置の製造方法。

IPC (3件)：

H01L 21/336 ,  H01L 29/784 ,  H01L 21/265

FI (2件)：

H01L 29/78 301 P ,  H01L 21/265 Q