特許
J-GLOBAL ID：200903063213709329
ダイナミックRAM
発明者：
出願人/特許権者：
代理人 (1件)：
平戸 哲夫
公報種別：公開公報
出願番号（国際出願番号）：特願平5-059109
公開番号（公開出願番号）：特開平6-275064
出願日： 1993年03月18日
公開日（公表日）： 1994年09月30日
要約：
【要約】【目的】DRAMに関し、センスアンプ駆動信号線の寄生抵抗を小さくすることができ、例えば、256Mビットという大容量化を図る場合においても、センスアンプの安定した動作を確保する。【構成】センスアンプ駆動信号NSAを発生するセンスアンプ駆動回路46(i+1)/2及びセンスアンプ駆動信号PSAを発生するセンスアンプ駆動回路49(i+1)/2を対向させて配置し、センスアンプ駆動信号線44i、44i+1にセンスアンプ駆動信号NSAを供給するセンスアンプ駆動信号母線50(i+1)/2及びセンスアンプ駆動信号線45i、45i+1にセンスアンプ駆動信号PSAを供給するセンスアンプ駆動信号母線51(i+1)/2を一直線状に延在させる。
請求項（抜粋）：
第1の方向(Y)に延在された第1のセンスアンプ駆動信号(NSA)を供給する第1のセンスアンプ駆動信号線(44)及び第2のセンスアンプ駆動信号(PSA)を供給する第2のセンスアンプ駆動信号線(45)からなるセンスアンプ駆動信号線対(43)を前記第1の方向(Y)と直交する第2の方向(X)に配列してなるメモリセルアレイ(42)を備え、第i及び第i+1(但し、i=1以上の奇数)のセンスアンプ駆動信号線対(43i、43i+1)に同時に前記第1、第2のセンスアンプ駆動信号(NSA、PSA)が供給されるダイナミックRAMにおいて、前記メモリセルアレイ(42)の前記センスアンプ駆動信号線対(43)の第2のセンスアンプ駆動信号線(45)よりも第1のセンスアンプ駆動信号線(44)に近い側の前記第2の方向(X)と直交する第1の外側部(47)及び前記メモリセルアレイ(42)の前記センスアンプ駆動信号線対(43)の第1のセンスアンプ駆動信号線(44)よりも第2のセンスアンプ駆動信号線(45)に近い側の前記第2の方向(X)と直交する第2の外側部(48)に、それぞれ、第i、第i+1のセンスアンプ駆動信号線対(43i、43i+1)に対応させて第1のセンスアンプ駆動信号(NSA)を発生するセンスアンプ駆動回路(46(i+1)/2)及び第2のセンスアンプ駆動信号(PSA)を発生するセンスアンプ駆動回路(49(i+1)/2)を対向させて配置し、前記第1のセンスアンプ駆動信号(NSA)を発生するセンスアンプ駆動回路(46(i+1)/2)及び前記第2のセンスアンプ駆動信号(PSA)を発生するセンスアンプ駆動回路(49(i+1)/2)の対向する位置から、それぞれ、前記第i、第i+1のセンスアンプ駆動信号線対(43i、43i+1)の第1のセンスアンプ駆動信号線(44i、44i+1)に前記第1のセンスアンプ駆動信号(NSA)を供給するセンスアンプ駆動信号母線(50(i+1)/2)及び前記第i、第i+1のセンスアンプ駆動信号線対(43i、43i+1)の第2のセンスアンプ駆動信号線(45i、45i+1)に前記第2のセンスアンプ駆動信号(PSA)を供給するセンスアンプ駆動信号母線(51(i+1)/2)を前記第2の方向(X)に平行に延在させていることを特徴とするダイナミックRAM。
IPC (2件)：
G11C 11/401
, H01L 27/108
G11C 11/34 362 B
, H01L 27/10 325 T
