特許

J-GLOBAL ID：200903063220469562

半導体装置の製造方法

発明者： 疋田 智之
出願人/特許権者： シャープ株式会社
代理人 (1件)： 梅田 勝
公報種別：公開公報
出願番号（国際出願番号）：特願平6-325473
公開番号（公開出願番号）：特開平8-181223
出願日： 1994年12月27日
公開日（公表日）： 1996年07月12日
要約：

【要約】【構成】 P型シリコン基板1にフィールド酸化膜3により素子分離領域を形成し、活性化領域内に、第1のシリコン酸化膜4を形成した後、ゲート電極となる領域の一部の領域上にシリコン窒化膜6を形成する。次に、上記シリコン窒化膜6をマスクにイオン注入を行い、低濃度不純物層8を形成した後、酸化により、上記シリコン窒化膜6下以外の第1のシリコン酸化膜4の膜厚を所定の膜厚まで増加させる。次に、シリコン窒化膜6を除去し、全面にポリシリコン膜10を堆積させた後、上記フィールド酸化膜上から上記活性化領域にかけて所定の幅を有するようにポリシリコン膜10をパターニングし、上記パターニングされたポリシリコン膜10をマスクにイオン注入を行い、ソース領域及びドレイン領域を形成する。【効果】 接合耐圧を向上させることなく、高耐圧トランジスタの歩留まりの大幅な向上が図れる。

請求項（抜粋）：

半導体基板にフィールド酸化膜により素子分離領域を形成する工程と、活性化領域内に、所定の膜厚のシリコン酸化膜を形成した後、ゲート電極となる領域の一部の領域上にシリコン窒化膜を形成する工程と、上記シリコン窒化膜をマスクにイオン注入を行い、ソース領域及びドレイン領域における低濃度不純物領域を形成する工程と、酸化により上記シリコン窒化膜下以外の上記シリコン酸化膜の膜厚を所定の膜厚まで増加させる工程と、上記シリコン窒化膜を除去し、全面に導電層を堆積させる工程と、上記導電層をエッチングすることにより、両端下部が上記工程で膜厚が厚くなったシリコン酸化膜と所定の面積だけ重なるように上記導電層を残し、且つ、上記フィールド酸化膜エッジから上記活性化領域内に所定の領域だけ上記導電層を残す工程と、上記パターニングされたゲート電極材料をマスクにイオン注入を行い、ソース領域及びドレイン領域における高濃度不純物領域を形成する工程とを有することを特徴とする、半導体装置の製造方法。

IPC (5件)：

H01L 21/8238 ,  H01L 27/092 ,  H01L 21/266 ,  H01L 21/316 ,  H01L 29/78

FI (5件)：

H01L 27/08 321 E ,  H01L 21/265 M ,  H01L 21/94 A ,  H01L 27/08 321 D ,  H01L 29/78 301 G