特許
J-GLOBAL ID:200903063221836550
表示装置ならびにその駆動回路および駆動方法
発明者:
,
出願人/特許権者:
代理人 (1件):
島田 明宏
公報種別:公開公報
出願番号(国際出願番号):特願2002-279937
公開番号(公開出願番号):特開2004-117742
出願日: 2002年09月25日
公開日(公表日): 2004年04月15日
要約:
【課題】画像表示のために表示パネルにおける容量性負荷にアナログ電圧を印加する出力バッファの消費電力を削減する。【解決手段】アクティブマトリクス型液晶表示装置の表示領域における画素容量に駆動信号として印加すべきアナログ電圧Voutを出力するバッファにおいて、そのアナログ電圧を生成するCMOS回路が、互いに並列に接続された4個のPchトランジスタQP0〜QP3と、互いに並列に接続された4個のNchトランジスタQN0〜QN3とからなる。そして画素容量に対する充電時には切換スイッチSP1〜SP3を制御することにより、充電開始後において大きな駆動能力を必要としなくなった時点でバイアス電流を低減して駆動能力を下げ、画素容量に蓄積された電荷の放電時には切換スイッチSN1〜SN3を制御することにより、放電開始後において大きな駆動能力を必要としなくなった時点でバイアス電流を低減して駆動能力を下げる。【選択図】 図8
請求項(抜粋):
容量性負荷を有する表示部と、バイアス電流によって決まる駆動能力を有する出力バッファとを備え、当該出力バッファが入力画像信号に応じたアナログ電圧を前記容量性負荷に印加することにより前記表示部に画像を表示する表示装置であって、
前記出力バッファが前記容量性負荷に前記アナログ電圧を印加すべき期間である充電期間または放電期間中に前記バイアス電流を変化させるバイアス電流制御手段を備えることを特徴とする表示装置。
IPC (3件):
G09G3/36
, G02F1/133
, G09G3/20
FI (7件):
G09G3/36
, G02F1/133 505
, G02F1/133 550
, G09G3/20 611A
, G09G3/20 621M
, G09G3/20 623B
, G09G3/20 680G
Fターム (28件):
2H093NA42
, 2H093NA43
, 2H093NC04
, 2H093NC15
, 2H093NC34
, 2H093ND39
, 5C006AC09
, 5C006AC21
, 5C006AF50
, 5C006AF69
, 5C006AF75
, 5C006AF82
, 5C006BC13
, 5C006BF25
, 5C006BF33
, 5C006FA14
, 5C006FA47
, 5C080AA06
, 5C080AA10
, 5C080BB05
, 5C080DD26
, 5C080FF01
, 5C080FF11
, 5C080JJ02
, 5C080JJ03
, 5C080JJ04
, 5C080KK07
, 5C080KK47
前のページに戻る