特許
J-GLOBAL ID:200903063238747934

半導体装置の製造方法

発明者:
出願人/特許権者:
代理人 (1件): 伊東 忠彦
公報種別:公開公報
出願番号(国際出願番号):特願2003-166754
公開番号(公開出願番号):特開2003-332495
出願日: 1995年08月24日
公開日(公表日): 2003年11月21日
要約:
【要約】【課題】本発明は外部端子部を平面上で格子状に配列させた半導体装置の製造方法に関し、低コスト化を図ると共に、信頼性及び電気的特性の向上を図ることを課題とする。【解決手段】柱状端子部68となる基板71の上面にリード部66を形成すると共に基板71の下面に端子端部69を形成してリードフレーム72を形成する工程と、リードフレーム72の基板上面の所定位置に可溶性絶縁材78を用いて半導体チップ61を搭載すると共にこの半導体チップ61とリード部66とを電気的に接続する工程と、半導体チップ61及びリード部66を封止樹脂63により封止する工程と、端子端部69の配設位置を残し基板71及び可溶性絶縁材78を除去する工程と、露出された半導体チップ61の下面及びリード部66の下面を外部接続端子部67を除き絶縁部材81で被覆する工程と、絶縁部材81より突出した柱状端子部68及び端子端部69よりなる外部接続端子部67の表面に外装膜70を形成する外装工程とを具備する。
請求項(抜粋):
柱状端子部となる基板の上面にリード部を形成すると共に、前記基板の下面に端子端部を形成してリードフレームを形成するリードフレーム形成工程と、前記リードフレーム形成工程において形成されたリードフレームの基板上面の所定位置に、可溶性絶縁材を用いて半導体チップを搭載すると共に、該半導体チップと前記リード部とを電気的に接続する半導体チップ搭載工程と、前記半導体チップ及び前記リード部を封止樹脂により封止する封止樹脂配設工程と、前記端子端部の配設位置を残し前記基板及び前記可溶性絶縁材を除去する基板除去工程と、前記基板除去工程を行うことにより露出された前記半導体チップの下面及び前記リード部の下面を前記外部接続端子部を除き絶縁部材で被覆する絶縁部材配設工程と、前記絶縁部材より突出した前記柱状端子部及び前記端子端部よりなる外部接続端子部の表面に外装膜を形成する外装工程とを具備することを特徴とする半導体装置の製造方法。
IPC (3件):
H01L 23/12 501 ,  H01L 23/12 ,  H01L 23/50
FI (5件):
H01L 23/12 501 T ,  H01L 23/12 501 W ,  H01L 23/50 L ,  H01L 23/50 R ,  H01L 23/12 W
Fターム (13件):
5F067AA01 ,  5F067AA10 ,  5F067AB04 ,  5F067BA03 ,  5F067BB08 ,  5F067BC12 ,  5F067CC02 ,  5F067CC07 ,  5F067DA05 ,  5F067DA07 ,  5F067DA16 ,  5F067DC12 ,  5F067DF13
引用特許:
審査官引用 (2件)
  • 特開平3-094459
  • 特開平3-094431

前のページに戻る