特許
J-GLOBAL ID：200903063336664958
薄膜トランジスタ及びその製造方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
池内 寛幸 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-058479
公開番号（公開出願番号）：特開平6-275643
出願日： 1993年03月18日
公開日（公表日）： 1994年09月30日
要約：
【要約】【目的】 ソース/ドレイン電極とソース/ドレインコンタクトになるドーピング層との間に、低抵抗の珪素化物をゲート電極に対して自己整合的に形成することにより、特性、信頼性の優れた薄膜トランジスタを実現する。【構成】 基体1上に、ゲート電極2、ゲート絶縁膜3、半導体薄膜4、保護膜5を形成する。ネガレジスト6を塗布し、基体1の背面から紫外光7を露光して、ゲート電極2のパターンを転写する。ネガレジスト6をマスクとして、保護膜5をゲート電極2の形状と整合するように蝕刻する。レジスト6を除去し、珪素化物を生ずる元素を含む金属膜8を形成する。保護膜5をマスクとして、Pを含んだイオン9及び水素イオン10を質量分離せずに打ち込み、半導体薄膜4のうち保護膜5の直下以外の領域にドーピング層11を形成する。未反応の金属13を除去し、ソース/ドレイン電極14を、ゲート電極2及び保護膜5に対してオーバーラップしない状態で形成する。
請求項（抜粋）：
基体上に形成されたゲート電極、絶縁体薄膜、半導体薄膜からなるドーピング層、保護膜及びソース/ドレイン電極を少なくとも備えた薄膜トランジスタにおいて、前記ドーピング層とソース/ドレイン電極との間には、珪素化物からなる層が介在し、かつ、前記保護膜の形状が前記ゲート電極の形状と整合していると共に、前記ソース/ドレイン電極が前記珪素化物からなる層の上に前記ゲート電極及び保護膜とオーバーラップしない状態で設けられていることを特徴とする薄膜トランジスタ。
IPC (3件)：
H01L 21/336
, H01L 29/784
, H01L 29/40
