特許

J-GLOBAL ID：200903063339814357

半導体ダイの保護壁を形成する方法及び半導体ダイ

発明者： メルトン・シイ・ボスト ,  ロバート・エイ・ガッサー ,  シーニン・ヤング ,  ティモシー・エル・ディター
出願人/特許権者： インテル・コーポレーション
代理人 (1件)： 山川 政樹
公報種別：公開公報
出願番号（国際出願番号）：特願平4-333878
公開番号（公開出願番号）：特開平5-251575
出願日： 1992年11月20日
公開日（公表日）： 1993年09月28日
要約：

【要約】【目的】 ダイの電気的活性領域の付近で剥離しない誘電体層を含む半導体ダイを形成する。【構成】 半導体基板上に誘電体層を蒸着する。誘電体層をパターン規定して、誘電体層を貫通する保護壁開口を形成する。保護壁開口はダイの電気的活性領域に隣接して位置している。保護壁開口は、長さが約10μmを越える直線線分を含まないパターンを有する。基板上に第1の層を蒸着し、エッチングして、保護壁開口の側面に沿って第1の層側壁スペーサを形成する。保護壁開口の中に第2の層を蒸着して保護壁を形成する。

請求項（抜粋）：

半導体基板上に誘電体層を蒸着する工程と;誘電体層をパターン規定して、その誘電体を貫通し、ダイの電気的活性領域に隣接して位置し、長さが約10μmを越える直線線分を含まないパターンを有する保護壁開口を形成する工程と;基板上に第1の層を蒸着する工程と;第1の層をエッチングして、保護壁開口の1つの側面に沿って少なくとも1つの第1の層側壁スペーサを形成する工程と;保護壁開口の中に第2の層を蒸着して、保護壁を形成する工程とから成る半導体ダイの保護壁を形成する方法。

IPC (2件)：

H01L 21/90 ,  H01L 21/316