特許

J-GLOBAL ID：200903063375098110

受光素子内蔵型半導体装置の製造方法及び受光素子内蔵型半導体装置

発明者： 福島 稔彦 ,  瀧本 貴博 ,  和田 秀夫
出願人/特許権者： シャープ株式会社
代理人 (1件)： 山本 秀策
公報種別：公開公報
出願番号（国際出願番号）：特願2001-239766
公開番号（公開出願番号）：特開2003-051589
出願日： 2001年08月07日
公開日（公表日）： 2003年02月21日
要約：

【要約】【課題】 受光素子と同一の半導体チップ上に設けられた信号処理に用いられる素子上の酸化シリコン層の膜厚のバラツキを低減する。【解決手段】 NPNトランジスタ領域A及びフォトダイオード領域Bをそれぞれ形成したP型シリコン基板102上の全面に酸化シリコン膜110を形成する酸化シリコン膜形成工程と、酸化シリコン膜110上の全面に窒化シリコン膜111を形成する反射防止膜形成工程と、NPNトランジスタ領域A上の窒化シリコン膜111を除去する反射防止膜除去工程と、NPNトランジスタ領域Aの酸化シリコン膜110を酸化する追酸化工程と、を包含する。

請求項（抜粋）：

光信号を受信するための受光素子及び該受光素子が受光した光信号を信号処理するための素子をそれぞれ半導体基板の所定の領域に形成した受光素子内蔵型半導体装置の製造方法であって、光信号を受信するための受光素子及び該受光素子が受光した光信号を信号処理するための素子をそれぞれ形成した半導体基板上の全面に酸化シリコン膜を形成する酸化シリコン膜形成工程と、該酸化シリコン膜上の全面に少なくとも1層以上の反射防止膜を形成する反射防止膜形成工程と、該信号処理を行うための素子が形成された領域上の該反射防止膜を除去する反射防止膜除去工程と、該反射防止膜が除去された領域の酸化シリコン膜を酸化する追酸化工程と、を包含することを特徴とする受光素子内蔵型半導体装置の製造方法。

IPC (2件)：

H01L 27/14 ,  H01L 31/10

FI (3件)：

H01L 27/14 Z ,  H01L 31/10 A ,  H01L 27/14 D

Fターム (22件)：

4M118AA06 ,  4M118AB05 ,  4M118AB10 ,  4M118BA02 ,  4M118CA03 ,  4M118CA32 ,  4M118CB13 ,  4M118EA01 ,  4M118EA16 ,  4M118FC09 ,  4M118FC18 ,  5F049MA02 ,  5F049MB03 ,  5F049NA08 ,  5F049PA03 ,  5F049PA14 ,  5F049QA14 ,  5F049QA17 ,  5F049RA06 ,  5F049SS03 ,  5F049SZ03 ,  5F049UA13