特許

J-GLOBAL ID：200903063377409148

トランジスタのバイアス安定化回路

発明者： 川崎 英俊 ,  扇原 孝浩
出願人/特許権者： ソニー株式会社
代理人 (1件)： 藤島 洋一郎
公報種別：公開公報
出願番号（国際出願番号）：特願平8-079369
公開番号（公開出願番号）：特開平9-246872
出願日： 1996年03月08日
公開日（公表日）： 1997年09月19日
要約：

【要約】【課題】 バイアス安定化回路を内蔵すると共に出力整合回路を内蔵せず、出力整合回路を内蔵する場合と比較して端子数が増加することなく出力整合回路を外付け可能としたICを実現できるようにする。【解決手段】 バイアス安定化回路18は、電源端子13とFET15のドレインとの間に設けられた抵抗Re1と、抵抗Re1における電圧降下をFET15に対するバイアスに負帰還するためのトランジスタ17と、抵抗Re1とトランジスタ17のエミッタとの間に設けられた抵抗Re2と、抵抗Re2と接地端子14との間に設けられたコンデンサCe とを備えている。MMIC10の出力端子12には、出力整合回路30が外付けされるようになっている。

請求項（抜粋）：

一端が電源に接続されると共に他端がバイアス安定化の対象となるトランジスタの信号出力側の電極に接続され、通過するバイアス電流による電圧降下を検出するための第1の抵抗と、前記第1の抵抗における電圧降下をバイアス安定化の対象となるトランジスタに対するバイアスに負帰還するための能動素子と、前記第1の抵抗におけるバイアス安定化の対象となるトランジスタの信号出力側の電極側の端部と前記能動素子側との間に設けられた第2の抵抗とを備えたことを特徴とするトランジスタのバイアス安定化回路。

IPC (3件)：

H03F 1/30 ,  H01L 21/8234 ,  H01L 27/06

FI (2件)：

H03F 1/30 B ,  H01L 27/06 102 F